(19) World Intellectual Property, Organization International Bureau



(43) International Publication Date 15 January 2004 (15.01.2004)

PCT

(10) International Publication Number WO 2004/006340 A1

(51) International Falent Classification7:

- (21) International Application Number: PCT/US2003/021677
- (22) International Filing Date: 9 July 2003 (09.07.2003)
- (25) Filing Language:

English

- (26) Publication Language:
- English
- (30) Priority Data: 10/192,773

9 July 2002 (09.07.2002) US

- (71) Applicant: IMPINJANC. [US/US]; Impinj, Inc., 501 N. 34th Street, Suite 100, Seattle, WA 98103 (US).
- (72) Inventors: DIORIO, Christopher J., Impinj, Inc., 17001 NW 15th Street, Shoreline, WA 98177 (US). HUMES, Todd E ...: Impini, Inc., 817 NW 200th Street, Shoreline, WA 98177 (US).
- (74) Agents: RITCHIE, David, B. et al.; Thelen Reid & Priest LLP, P.O. BOX 640640, San Jose, CA 95164-0640 (US).

H01L 29/788 (81) Designated States (national): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD. SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.


> (84) Designated States (regional): ARIPO patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), European patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, GO, GW, ML, MR, NE, SN, TD, TG).

Published:

- with international search report
 - before the expiration of the time limit for amending the claims and to be republished in the event of receipt of amendments

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

(54) Title: FLOATING-GATE SEMICONDUCTOR STRUCTURES



(57) Abstract: Hot-electron injection driven by hole impact ionization in the channel-to-drain junction of a p-channel MOSFET provides a new mechanism for writing a floating-gate memory. Various pFET floating-gate structures use a combination of this mechanism and electron tunneling to implement nonvolatile analog memory, nonvolatile digital memory, or on-line learning in silicon. The memory is nonvolatile because the devices use electrically isolated floating gates to store electronic charge. The devices enable on-line learning because the electron injection and tunneling mechanisms that write the memory can occur during normal device operation. The memory updates and learning are bidirectional because the injection and tunneling mechanisms add and remove electrons from the floating gate, respectively. Because the memory updates depend on both the stored memory and the pFETs terminal voltages, and because they are bidirectional, the devices can implement on-line learning functions.

(19) 日本国特許庁(JP)

(12)公表特許公報(A)

(11)特許出顧公表徵号 特表2005-533372

(P2005-533372A) (43) 公表日 平成17年11月4日(2005,11.4)

(51) Int. C1. 7	Fi		テーマコード (参考)
HO1L 21/8247	HO1L 29/78	371	5F083
G11C 11/54	G11C 11/54		5F101
HO1L 27/115	HO1L 27/10	434	
HO 1 L 29/788			
HO 1 L 29/792			


		審查請求	未請求 予備審査請求 未請求 (全 54 頁)
(21) 出願番号	特職2004-520129 (P2004-520129)	(71) 出額人	505008349
(86) (22) 出題日	平成15年7月9日 (2003.7.9)	1	インピンジ インコーポレイテッド
(85) 翻訳文提出日	平成17年3月8日 (2005.3.8)		アメリカ合衆国 ワシントン州 9810
(86) 国際出願番号	PCT/US2003/021677		3 シアトル ノース サーティーフォー
(87) 国際公開番号	W02004/006340	1	ス ストリート 501 スウィート 1
(87) 国際公開日	平成16年1月15日 (2004.1.15)		00
(31) 優先權主張番号	10/192, 773	(74)代理人	100082005
(32) 優先日	平成14年7月9日 (2002.7.9)		弁理士 熊倉 被男
(33) 優先權主張回	米国 (US)	(74)代理人	100067013
			弁理士 大塚 文昭
		(74)代環人	100074228
		. ,	弁理士 今城 俊夫
		(74)代理人	100086771
		1	弁理士 西島 孝喜
			TO SEE THE LOCK A

最終質に続く

(54) 【発明の名称】 フローティング・ゲート半導体構造

(57) 【要約】

p ··· チャンネルMOSFETのチャンネルからドレイン への接合内のホール衝撃イオン化によって駆動される熱 電子注入は、フローティングーゲート・メモリを書き込 むための新たなメカニズムを提供する。種々のnFET フローティングーゲート構造は、このメカニズムと電子 トンネリングの組合せを用いて、不複発性のアナログ・ メモリ、不揮発性のデジタル・メモリ、或いは、シリコ ンにおけるオンライン・ラーニングを実現する。素子が 、電気的に隔離されたフローティング・ゲートを用いて 、電気電荷を記憶するために、このメモリは不揮発性で ある。メモリに書き込む電子注入およびトンネリング・ メカニズムが、通常の素子作動中に発生し得るので、こ れらの素子は、オンライン・ラーニングを可能とする。 注入およびトンネリング・メカニズムが、フローティン グ・ゲートからそれぞれ、電子を加嘉し、除去するので 、このメモリは更新され、ラーニングは双方向性である 。このメモリ更新は、記憶されたメモリと、pFETs の端子電圧の双方に依存し、それらが双方向性なので、 この楽子は、オンライン・ラーニング機能を実現できる



[特許請求の節用]

【請求項1】

n型ソース領域、

p型ドレイン領域、

前記ソース領域と前記ドレイン領域の間に配置されたチャンネル、

前記チャンネルに隣接して配置された絶縁体、および、

前記絶縁体に隣接して配置され、前記絶縁体によって前記チャンネルから電気的に絶縁

されたフローティング・ゲート、

を備えるフローティング・ゲート半導体素子。

【請求項2】

前記ドレイン領域および前記ソース領域が、半導体基板のn型領域内に配置された、請求項1に配載の素子。

[請求項3]

前記n型領域が、p型半導体基板内に配置されたn井戸である、請求項2に記載の案子

[請求項4]

前記p型ソース領域および前記p型ドレイン領域が、p+ドープされた、請求項3に記載の素子。

【請求項5】

前記 p 型半導体基板が p - ドープされた、蓄求項 4 に記載の案子。

則配p亞

請水坝の】 前記n井戸がnードープされた、請求項5に記載の素子。

【請求項7】

前記フローティング・ゲートがポリシリコンを備える、請求項6に記載の素子。

【請求項8】

前記ドレイン領域に電気的にカップルされた第1の電気的接点、および、

前記ソース領域に電気的にカップルされた第2の電気的接点、

を更に備える、請求項1に記載の案子。

【請求項9】

黮 板、

前記基板から第1の距離だけ上の平面内に配置されたり型ソース領域、

前記基板から第2の距離だけ上の平面内に配置されたp型ドレイン領域であって、当該第2の距離が前記第1の距離とは異なるものである、p型ドレイン領域、

前記ソース領域と前記ドレイン領域の間に垂直に配置されたチャンネル、

前能ノー人展場と前能ドレイン展場の個に整直に接触とれたティン

前記チャンネルを取り囲む絶縁体、および、

前配絶線体に隣接して配置され、前配絶線体によって前記チャンネルから電気的に絶縁 されたフローティング・ゲートであって、当該フローティング・ゲートが前記基板に平行 な平面内に配置された、フローティング・ゲート、

を備えるフローティング・ゲート半導体素子。

[請求項10]

前記ドレイン領域および前記ソース領域が、蒸着膜 (deposited films) で形成される 議业項9に記載の変子。

[請求項11]

前記チャンネルが、p型のエピタキシャル成長したシリコンを備える、蓋求項10に記載の素子。

【請求項12】

前記p型ソース領域および前記p型ドレイン領域が、p+ドープされた、請求項11に記載の素子。

[請求項13]

前記フローティング・ゲートが、再結晶化された、蒸着されたn型アモルファス・シリ 50

10

20

30

コンの層を備える、請求項12に記載の素子。

【請求項14】

前記フローティング・ゲートが、再結晶化された、蒸着された p 型アモルファス・シリコンの騒を備える、請求項12に記載の素子。

[請求項15]

前記ドレイン領域に、電気的にカップルされた第1の電気的接点、および、前記ソース 領域に電気的にカップルされた第2の電気的接点、を更に備える、請求項9に記載の素子

[請求項16]

基板、

p型ソース領域、

p型ドレイン領域、

前記ソース領域と前記ドレイン領域の間に配置されたチャンネル、

前記チャンネルに隣接して配置された第1の絶縁体、

前記絶縁体に隣接して配置され、前記絶縁体によって前記チャンネルから電気的に絶縁されたフローティング・ゲート、および、

n型トンネリング領域であって、前記フローティング・ゲートが、少なくとも当該トン ネリング領域の一部分を越えて延び、第2の絶縁体によって、そこから電気的に絶縁され た、n型トンネリング領域、

を備える、フローティング・ゲート半導体素子。

【請求項17】

前記ドレイン領域にカップルされた第1の電気的接点、

前記ソース領域にカップルされた第2の電気的接点、

前記トンネリング領域にカップルされた第3の領気的接点。

を更に備える、請求項16に記載の素子。

[請求項18]

前記基板がpードープされ、前記ソース領域がp+ドープされ、前記ドレイン領域がp+ドープされた、請求項16に記載の案子。

[請求項19]

前記基板がpードープされ、前記ソース領域がp+ドープされ、前記ドレイン領域がp+ドープされた、請求項16に記載の素子。

【請求項20】

前記ソース領域および前記ドレイン領域が、前記基板の第1のn-ドープされた井戸領域内に配置された、請求項18に記載の素子。

【請求項21】

前記トンネリング領域が、前記基板の第2のn-ドープされた井戸領域内に配置された、請求項19に記載の素子。

[請求項22]

前記第1の井戸領域および前記第2の井戸領域が、チャンネル・ブロックによって互い 40 に分離された、請求項20に記載の素子。

【請求項23】

前記トンネリング領域が、n+ドープされた井戸領域内に配置され、次に、このn+ドープされた井戸領域が、前記基板のn-ドープされた井戸領域内に配置される、請求項 1 9 に記載の素子。

【請求項24】

前記ドレインおよびソース領域が、前記基板の第2のnードープされた井戸領域内に配置された、請求項22に記載の素子。

【請求項25】

前記ドレイン領域に電気的にカップルされた第1の電気的接点、

10

20

30

前記ソース領域に電気的にカップルされた第2の電気的接点、および、

前記トンネリング領域に電気的にカップルされた第3の電気的接点、

を更に備える、請求項22に記載の素子。

f 端 世 個 2 6 1

前記チャンネル・ブロックが、蒸着されたシリコン酸化物を備える、請求項24に記載の素子。

【請求項27】

前記チャンネル・ブロックが、熟的に成長したシリコン酸化物を備える、請求項25に 記載の素子。

[請求項28]

半導体基板、

前記基板に配置された第1のn-井戸、

前記基板に配置された第2のn-井戸、

前記第1のn一井戸に配置された第1のp+領域、

制配第1のII-开戸に配風 C 41た第1の p 下 陳 収、

前記第1のn-井戸に配置された第2のp+領域、

前記第1のp+領域と前記第2のp+領域の間に配置されたチャンネル領域、

前記チャンネルの上 (above) に配置された絶縁体、

前記絶縁体の上 (above) に配置されたフローティング・ゲート、

前記フローティング・ゲートの上 (over) に配置された絶縁体、

前記第1のp+領域にカップルされた第1の接点、

前記第2のp+領域にカップルされた第2の接点、

前記第2のn一井戸に配置されたn+領域、

前記n+領域にカップルされた第3の接点、および、

前記第2のn-井戸の少なくとも一部の上 (over) に配置された、前記フローティング・ゲートの一部分、

を備えるフローティング・ゲート素子。

【請求項29】

雷流を供給するための手段、

電流を排出するための手段、

前記供給手段と前期排出手段の間で電流をチャネリングするための手段、

制御可能に、前記チャンネリング手段から、電荷を格納するための手段に、熱電子を注 入するための第1の手段、および、

制御可能に、前記電荷を格納するための手段から、電子を転送するための、第2の手段

を備える、フローティング・ゲート素子。

[糖求項30]

前記第2の手段が、トンネリング接合を含む、請求項29に記載のフローティング・ゲート素子。

【請求項31】

前記第2の手段が、光子消去 (photonic erasure) を含む、請求項29に記載のフローティング・ゲート素子。

[請求項32]

前記トンネリング接合が、ショートされた (shorted) n F E T で実現される、請求項30 に記載のフローティング・ゲート素子。

Fish David Co. - 3

[請求項33]

前記トンネリング接合が、ショートされた(shorted) n F E T で実現される、請求項30に記載のフローティング・ゲート素子。

【請求項34】

前記トンネリング接合が、n-位井戸に配置されたn+領域で (with) 実現される、請求項30に記載のフローティング・ゲート素子。

10

20

20

30

[請求項35]

制御キャパシタを更に備える請求項29に記載のフローティング・ゲート奏子。

【請求項36】

前記第2の制御キャパシタが、互いにショートされた(shorted together)ドレイン、

ソース、および、井戸接続 (well connections) を持つpFETを備える、

請求項35に記載のフローティング・ゲート素子。

【請求項37】

基板、

前記基板に配置されたn一井戸、

前記n-井戸に配置された第1のp+領域、

前記n-井戸に配置された第2のp+領域、

多結晶シリコンで形成されたフローティング・ゲートであって、当該素子が多結晶シリコンの単一の脳のみを含む、フローティング・ゲート、

前配第1のp+領域にカップルされた第1の電気的接点、および、

前配第2のp+領域にカップルされた第2の電気的節点、

を備えるフローティング・ゲート素子。

【請求項38】

トンネリング接合 (junction) を更に備える、請求項37に記載のフローティング・ゲート素子。

【請求項39】

前記トンネリング接合が、n-井戸に配置されたn+領域で実現される、請求項38に記載のフローティング・ゲート楽子。

【請求項40】

n+領域が、第1のおよび第2のp+領域と同じn-井戸内に配置される、請求項39に記載のフローティング・ゲート素子。

【請求項41】

n+ 領域が、 <math>n-井戸の中に第1のおよび第2のp+領域が配置される当該n-井戸とは異なる(distinct from) n-井戸に配置される、請求項3 9 に記載のフローティング・ゲート素子。

[請求項42]

1.细水坝 4 6 1

前記トンネリング接合が、ショートされた (shorted) n F E T で実現される、

譜求項38に記載のフローティング・ゲート素子。

【請求項43】

前記トンネリング接合が、ショートされたpFETで実現される、

請求項38に記載のフローティング・ゲート素子。

【請求項44】

前記フローティング・ゲートが、MOSCAPにカップルされる、請求項38に記載のフローティング・ゲート孝子。

【請求項45】

前記トンネリング接合が、ボウル形状 (bowl shaped) である、請求項41に記載のフローティング・ゲート素子。

[請求項46]

前記トンネリング接合が、ボウル形状 (bowl shaped) である、請求項40に記載のフローティング・ゲート素子。

【請求項47】

基板、

前記基板に配置されたn-井戸、

前記n-井戸内に配置された第1のp+領域、

前記n-井戸内に配置された第2のn+領域、

多結晶シリコンで形成されたフローティング・ゲートであって、当該素子が、多結晶シ

20

30

40

リコンの2つの層を備える、フローティング・ゲート、

前記第1のロ+領域にカップルされた第1の電気的接点、および、

前記第2のp+領域にカップルされた第2の電気的接点、

を備えるフローティング・ゲート素子。

【請求項48】

トンネリング接合を更に備える、請求項47に記載のフローティング・ゲート素子。

【請求項49】 前記トンネリング接合が、nー井戸内に配置されたn+領域で実現される、請求項48

に記載のフローティング・ゲート素子。

【請求項50】

前記 n + 領域が、前記第1のおよび第2の p + 領域と同じ n - 井戸内に配置される、締 求項49に記載のフローティング・ゲート素子。

【請求項51】

前記n+領域が、nー井戸の中に第1のおよび第2のp+領域が配置される当該nー井 戸とは異なる (distinct from) n - 井戸内に配置される、請求項49に記載のフローテ ィング・ゲート素子。

【 請求項52】

前記トンネリング接合が、ショートされたnFETで実現される、請求項48に記載の フローティング・ゲート素子。

【請求項53】

前記トンネリング接合が、ショートされたDFETで実現される、請求項48に記載の フローティング・ゲート素子。

【踏求項54】

前記フローティング・ゲートが、MOSCAPにカップルされる、請求項48に記載の フローティング・ゲート素子。

前記トンネリング接合が、ボウル形状 (bowl shaped) である、請求項51に記載のフ ローティング・ゲート素子。

【請求項56]

前記トンネリング接合が、ボウル形状 (bowl shaped) である、請求項50に記載のフ ローティング・ゲート素子。

【請求項57】

電子を、フローティング・ゲートの上に注入するための第1の手段であって、当該第1 の手段が、pFETを含む第1の手段、および、

前記フローティング・ゲートから電子をトンネリングするための第2の手段.

を備える. フローティング・ゲート素子。

【請求項58】

前記第2の手段が、n-井戸内に配置されたn+領域を含む、請求項57に記載のフロ ーティング・ゲート素子。

[灣東項59]

前記n+領域およびpFETが、第1のn-井戸内に配置される、請求項58に記載の フローティング・ゲート素子。

[請求項60]

n+領域およびpFETがそれぞれ、第1のn-井戸内と第2のn-井戸内に配置され る、請求項58に記載のフローティング・ゲート素子。

前記第2の手段が、ショートされたnFETを含む、請求項57に記載のフローティン グ・ゲート素子。

【請求項62】

前記第2の手段が、ショートされたpFBTを含む、請求項57に記載のフローティン

30

40

グ・ゲート寄子。

[請求項63]

前記フローティング・ゲートにキャパシタンスを提供するための第3の手段を更に備え る、請求項57に記載のフローティング・ゲート素子。

[請求項64]

前記第3の手段が、ショートされたDFETを含む、請求項63に記載のフローティン グ・ゲート素子。

[請求項65]

n 一型領域、

前記n-型領域内に配置された第1のp+領域、

前記n-型領域内に配置された第2のp+領域、

前記第1のp+領域と前記第2のp+領域の間に配置されたチャンネル領域、

前記チャンネル領域に隣接して配置された絶縁体、

前記絶縁体が、前記フローティング・ゲートを、前記チャンネル領域から分離するよう に配置されたフローティング・ゲート、

前記第1のp+領域にカップルされた第1の電気的接点、および、

前記第2のp+領域にカップルされた第2の電気的接点、

を備えるフローティング・ゲート素子。

[請求項66]

前記フローティング・ゲートが、金属を含む、請求項65に記載のフローティング・ゲ 一卜素子。

「牆求項67]

前記フローティング・ゲートが、多結晶シリコンを含む、糖求項65に配載のフローテ ィング・ゲート案子。

[職 或 項 6 8]

前記フローティング・ゲートから絶縁された電導性の層を更に備える、請求項67に記 載のフローティング・ゲート素子。

【牆求項69】

前記爾導性の騒が金庫を含む、請求項68に記載のフローティング・ゲート素子。

【糖求項70】

前記電導性の層が、多結晶シリコンを含む、請求項68に記載のフローティング・ゲー 卜素子。

【請求項71】

トンネリング接合を更に備える、請求項65に記載のフローティング・ゲート素子。

【請求項72】

前紀トンネリング接合が、n-領域内に配置されたn+領域で実現される、諧求項71 に記載のフローティング・ゲート素子。

【請求項73】

n+領域が、第1のおよび第2のp+領域と同じn-型の領域内に配置される、

請求項72に記載のフローティング・ゲート素子。

【請求項74]

前記n+領域が、n-型領域内に第1のおよび第2のp+領域が配置される当該n-型 の領域とは異なる (distinct from) n 一型領域内に配置される、請求項72に記載のフ ローティング・ゲート素子。

[請求項75]

前記トンネリング接合が、ショートされたnFETで実現される、請求項71に記載の フローティング・ゲート素子。

【請求項76】

前記トンネリング接合が、ショートされたpFETで実現される、請求項71に記載の フローティング・ゲート素子。

20

30

[請求項77]

前記フローティング・ゲートが、MOSCAPにカップルされる、請求項71に記載のフローティング・ゲート素子。

【請求項78

前記トンネリング接合が、ボウル形状 (bowl shaped) である、請求項74に記載のフローティング・ゲート案子。

【請求項79】

前記トンネリング接合が、ボウル形状 (bowl shaped) である、請求項73に配載のフローティング・ゲート素子。

【請求項80】

前記フローティング・ゲートが金属を含む、請求項76に記載のフローティング・ゲート素子。

【豁求項81】

前記フローティング・ゲートが、多結晶シリコンを含む、諸求項76に記載のフローティング・ゲート素子。

【請求項82】

前記フローティング・ゲートから絶縁された、電導性の層を更に備える、請求項81に記載のフローティング・ゲート素子。

【請求項83】

前記電導性の層が金属を含む、請求項82に記載のフローティング・ゲート素子。

【請求項84】

前記電導性の層が多結晶シリコンを含む、誘求項82に記載のフローティング・ゲート 素子。

[発明の詳細な説明]

【技術分野】

[0001]

本発明は、フローティング・ゲート半導体構造の分野に向けられる。

【背景技術】

[00002]

<関連出願への相互参照>

この出願は、同時に出願中の、米閣特許出願番号09/699,059 (Christopher J. Diorio および Carver A、Meadの名前で2000年10月27日出願し、現在米国特許第6,452,835号(2 nn2年9月17日に発行))の一部継続出願であり、この双方が共有されている。その出願は 、更に、共に出願中の米国特許出願番号09/201,327(1998年11月30日出願(現在米国特許 第6.144.581号(2000年11月7日発行)))の継続出願である。米国特許出願番号09/201, 327は、米国特許出願番号08/882,717(1997年6月25日出願) (現在米国特許第5,898,613 母 (1999年4月27日発行)) の分割である。この米国特許出願番号08/882,717は更に、(1) 米国特許出願番号08/690,198(1996年7月26日出願) (現在米国特許第5,825,063号 (1998年10月20日発行));(2)米国特許出顯番号08/721,261(1996年9月26日出願) (現在米国特許第5.875.126号(1999年2月23日発行));および(3)米国特許出願番号 08/845,018 (1997年4月22日出額) (現在米国特許第5,990,512号(1999年11月23日発行));の一部継続出願である。米国特許第59,905,12号は、その後代 (progency) と同様に 、米国仮特許出願番号60/016,464 (1996年4月29日出願)の利益を請求し、(1)米国特 許出願番号08/399.966(1995年3月7日出願)(現在米国特許第5.627.392号);(2)米 國特許出願番号08/721,261 (1996年9月26日出願) (現在米国特許第5,875,126号); (3) 米国特許出願番号08/690,198(1996年7月26日出願) (現在米国特許第5,825,063号) ;および(4)米国特許仮出願番号60/022,360(1996年7月24日出願);の一部継続出願 である。米国特許第5,875,126号およびその後代は、米国特許仮出願番号60/004.566(199 5年9月29日出願)の利益を請求する。米国特許出願番号09/189,595 (1998年11月10日出願) からの米国特許第5.986.927号(1999年11月16日発行)は、米国特許出籍番号08/721,26

20

50

1の分割である。米国特許第5,898,613号およびその後代は、米国特許仮出願番号60/022.3 60 (1996年7月24日出願)の科益を請求し、米国特許出願番号698/845.018および08/721.2 61の一部継続である。米国特許背5,825,063号(18よびその後代)は、米国特許出照番号60/006,795 (1995年11月15日出願)の利益を請求し、米国特計出願番号08/399,966 (1995年3月7日出願) (現在米国特許第5,627,392号(1997年3月6日発行))の一部継続であ。米国特許第5,914.894号は、米国特許出願番号08/088,655 (1998年6月1日出願)に基づいて1999年6月22日に発行され、米国特許出願番号08/690,198の分割である。米国特許出願番号09/201,677 (1993年11月30日出版)に基づいて2000年9月26日に発行された米国特許計解。1987年3月36日と第5053号は、米国特許出願番号08/82、717の分割である。

[0003]

<本発明における政府の権利の言明>

本発明は、海軍の部門の海軍研究オフィスによって与えられた許可番号N00014-89-J-1675の下で、および、国防省の先進的研究プロジェクト・エージェンシーによって与えら れた許可番号N00014-89-J-3083の下で、米国政府からのサポートによって為された。 米国政府は、本発明について一定の権利を持ち得る。

[0004]

<本発明の背景>

深いサブ・ミクロン・フィーチャーへのシリコン集積回路プロセッシングのスケーリン グは、SOC (チップ上のシステム: systems-on-a-chip) 設計に対する大きな挑戦を与 える。ポジティブなサイドにおいては、スケーリングは、デジタルCMOS(相補型メタ ル酸化物半導体)の密度とスピードを増大させる。ネガティブなサイドにおいては、スケ ーリングは、低トランジスタ破壞電圧、乏しいトランジスタ・マッチング、および、制限 されたダイナミック・レンジの点でアナログCMOSに重荷を負わせる。SOCアプリケ ーションは一般的に、デジタル回路のための深いサブミクロンCMOSを必要とするが、 アナログ入力及び/又は出力を持つ。混合された信号のSOCアプリケーションを可能と するために、エンジニアは、デジタルロジックを横に置いた精密なアナログ回路を、標準 デジタルСMOSプロセスで設計するための単純な方法を必要とする。大きな成功を約束 する一つのアプローチは、回路動作を改善するように局所的に適用させる、自己チューニ ング・トランジスタを使用することである。もし、エンジニアが、彼らのシリコン・チッ プに、局所的な平行適応を取りこむための単純な手段を持つならば、彼等は、SOC動作 およびアプリケーションを大きく進歩させることができるであろう。不幸なことに、シリ コンにおける大規模な局所ラーニングは今のところ、研究者の手に届いていない。大きな 理由は、СМОS回路における、不揮発性のアナログ・オンライン適応を可能とするため の、 単純な方法の欠切である。

[0005]

2 般化シリコンのような給縁体内に埋め込まれた、フローティング・ポリシリコン・ゲートの上に格納された電気電荷を用いる、従来技術のフローティング・ゲート・トランジスタは、適切な不揮発性のアナログ・ストレージ(storage)を提供する。そのような、ストリージ(サート・テンジスタの使用の利点は、既知であるが、それらのシリコン・ティング・ゲート・トランジスタの使用の利点は、既知であるが、それらのシリコン・ラーニング・ネットワークおよびアナログ・メモリ・セルへのアプリケーションは、限定されてきた。その主要な理由は、アナログ・メモリに書き込むための、適切な、双方向性で自己収束するメカニズムの欠如であった。フロースング・ゲート・トランジスタのゲートは、絶縁体内に完全に埋め込まれているので、メモリに書き込む際には、電荷キャリアを、この絶縁体を通じて移動させることとなる。電子を、絶縁体を通じて移動させることとなる。電子を、絶縁体を通じて移動させる多くのメカニズムが知られている。その2つは、トンネリングと熱電子注入である。

[0006]

電子を、シリコン/酸化物インターフェースによって与えられる障壁を横断して輸送することにおける困難性は、図1に示される。障壁10を乗り越えるには、電子が、約3.1

30

50

eVのエネルギーより大きなエネルギーを保持する必要がある。室温において、半導体の 電子がこのエネルギーを保持する確率は、非常に小さい。或いは、電子は、この障壁を通 じてトンネルし得るが、不揮発性のストレージのために必要とされる酸化物の厚さにおい て、トンネリングの確率はやはり、非常に小さい。 [0007]

Fowler-Nordheim (FM)トンネリングは、図2に示されるように酸化物12に亘って電圧を 印加することを伴う。これは、電子が、それを通じてトンネリングする確率を高める。ト ンネリング醤流・対・400ÅのSi02ゲート酸化物 (2ミクロンのMOS (メタル・オキサ イド半導体)プロセスについて一般的)に対する酸化物電圧、が図3に示される。シリコ ン・ラーニング・セルにおいて必要なラーニングおよびアンラーニング機能、および、ア ナログメモリ・セルにおける書き込みおよび消去、を実現するために、酸化物 (oxide) を通じた双方向性の電流が必要とされる。トンネリング・プロセスは、好ましい方向(pr eferred direction)を持たないが、双方向性のトンネリングは、2 重極性 (dual polari ty) の高電圧か、単一極性の高電圧および電子を追加するときにフローティング・ゲート をこの領圧に引き込み (pull)、 電子を除去するときに電圧を接地近傍に引き込むための 手段、かのいずれかを必要とする。双方のアプローチとも、余り魅力的ではない。2重極 件のソリューションは、基板ポテンシャルより非常に小さい負電圧を必要とする。そして 単一極性のソリューションは、同時メモリ読み出しおよび書き込み、或いは、自己収束 メモリ書き込み (self convergent memory writes) をサポートしない。

[00008]

デジタル EEPROMs (電気的に消去可能なプログラマブルなリード・オンリー・メ モリー)を書き込む場合に、単一極性双方向トンネリングは、しばしば使用される。メモ りに書き込むことは、フローティング・ゲートを、供給電圧か接地かのいずれかに引き込 むこと (pulling) を伴うので、書き込みプロセス中には、EEPROMセルからは読出 しできない。この、メモリ状態フィードバックの欠如状態を補償するために、過剰な電荷 が一般的に、フローティング・ゲートに加えられる。一旦、素子を完全に、その2つのパ イナリ状態の一つにスイッチするために必要な (電荷の) 総量を超えた場合には、電荷の 正確な最が無関係な場合である、パイナリ鎖の「デジタル」メモリに書き込むときには、 過剰な電荷は受け入れ可能であるが、アナログ・メモリ・セルに与えられた電荷の総量に ついての不確実性は、大きなメモリ・エラーという結果をもたらし得る。メモリ書き込み プロセスは、自己収束ではないので、アナログEEPROMsは、反復的書き込みを用い る。この必要性は、商業 n F E T (n チャンネル電界効果トランジスタ) の E E P R O M sによっては、適切には満足されていない。その大きな理由は、従来のEEPROMトラ ンジスタが、闘時メモリ続出しおよび書き込みを許容しないためである。殆どのアナログ E E P R O M の 実装 (implementation) は、反復的書き込みを必要とする。つまり、まず 、メモリが書き込まれ、次に、読み出され、その書き込みと読出し値が比較され、訂正値 を書き込むためにエラーが用いられる。エラーが所定の範囲内となるまで、このサイクル が反復される。

[00009]

熱電子注入は、半導体の表面の近傍の電子が、一般的に電界内での加速によって、約3. 1eVのエネルギーより大きなエネルギーを補獲し、シリコン/酸化物障壁を越えるプロ セスである。一旦、2 酸化シリコン伝導帯内に入ると、酸化物に亘って印加された電界は 、これらの電子を、フローティング・ゲートに運ぶ。熱電子注入を実現するための多くの 方法が存在する。

高電界の一つのソースは、垂直か横方向のバイポーラ接合トランジスタ(BJT)かの いずれかの、コレクタからベースへの空乏層領域である。類似のアプリケーションで使用 される横方向 (lateral) B J T の例が、Anderson他に対する特許文献 1 に示される。こ の素子は、アナログ・ラーニング・アプリケーションに対しては適切であるが、各ラーニ ング・セルは、注入BJT(熱電子注入を有効とするため)とMOSFET(メタル・オ キサイド半導体震界効果トランジスタ)(格納された電荷を読み出すため)の双方を必要

20

40

とする。セル当りのトランジスタの数の削減が、非常に望まれる。 【0010】

高電界のための他のソースは、スプリット・ゲートのnー型MOSFETのチャンネル 領域内にある。カミヤ他に対する特許文献2に記載されるようなスプリット・ゲート注入 器は、非常に異なった(複数の)電圧における、2つの、部分的に重なるゲート領域を含む。その結果としての表面ポテンシャルは、2つのゲート間のインターフェースにおいて、急に落ち、トランジスタ・チャンネルの、この小さい「領域における局所的な高電界を生成する。不幸なことに、制御ゲートは、注入率を変調 (nodulate) するが、注入れた電荷を受け取らないので、メモリは、同時に、書き込まれた状態、説出した状態、との双方ではあり得ない。そのような素子は、デジタルEEPROMsについて受容可能であるが、アナロゲ・ラーニング・セル、または、アナログ・メモリ・アプリケーションに対しては不過初である。

[0011]

高電界のための第3のソースは、上述のスレッシュホールド・サブ・ミクロンの n ー型 M O S F E T のチャンネル領域に亘った、ドレインからソースへの電圧降下である。この 紫子の不利な点は、 注入を実現するために、ドレインとゲート電圧の双方が、約2.5 V を 超えねばならないこと(これによって、高チャンネル電流およびそれによる高電力消費を もたらす)である。

[0012]

従って、書き込みおよび消去可能で、同時に書き込みおよび読出し可能で、一つの業子 内に実現可能な、改善されたシリコンのアナログ・メモリ・セル (デジタル値ストレージ のためにも利用可能) に対する必要性が存在する。

追加的に、標準論理CMOSプロセスのために適切な実装が好ましい。論理CMOSプロセスは、最小の数のプロセッシング・ステップを伴う、p - 型および n - 型FETの製造が可能な、何らかのシリコン・プロセスである。例えば、2 重ポリシリコンプロセスのような追加的なステップは、そのようなメモリ素子の製造のコストを増加させる。

[0013]

【特許文献1】米国特許第4,953,928号公報

【特許文献2】米国特許第4,622,656号公報

[発明の開示]

【課題を解決するための手段】

[0014]

pーチャンネルMOSFETのチャンネルからドレインへの核合内のホール衝撃イオン 化 (1 HE I) によって駆動される熱電子注入が、フローティング・ゲート・メモリに書 さ込むための新しいメカニズムを提供する。種々のpFETのフローティング・ゲート 板構造が、このメカニズムをよび電子トンネリングの組合せを用いて、不揮発性のアナロ グ・メモリ、不揮発性のデジタル・メモリ、または、シリコンでのオンライン・ラーニン グ、を実現する。素子が、電荷を格謝するために、電気的に隔離されたフローティング・ ゲートを用いるので、メモリは不揮発性である。メモリに書き込む電子注入およびトンネ リング・メカニズムが、通常の素子作動中に発生し得るので、この素子は、オンライン・ ラーニングを可能とする。メモリは更新し、ラーニングは双方向性である。何故なら、注 入およびトンネリング・メカニズムがそれぞれ、フローティング・ゲートに電子を加え、 そこから除去するからである。格納されたメモリとpFETsの端子電圧との双方に依存 して、メモリが更新するので、そして、それらが双方向性なので、素子は、オンライン・ ラーニング機能を実現できる。

【発明を実施するための最良の形態】

[0015]

添付の図面 (これらはこの明細書に取りこまれ、明細書の一部を構成する) は、本発明 の一つあるいはそれ以上の実施の形態を説明し、発明の詳細な説明とともに、本発明の原 押および実装 (implementation) を説明する役割を果たす。

[0016]

<詳細な説明>

本発明の実施例が、フローティング・ゲート半導体構造の文脈でここに説明される。当業者は、本発明の以下の詳細な記述が、説明目的のみのものであり、いかなる意味でも限定を意図するものではない、ことを理解するであろう。本発明の他の実施例が、直にそれら自身で、この間示のベネフィットを持つ当業者に示唆するであろう。これから、詳細に、添付の図面に示されるように、本発明の実後(Inplenentations)に対する参照が為される。同じ参照記号番号が、同じ或いは類似のパーツを示すために、図面および以下の詳細な記述を通じて使用される。

[0017]

群網さを確保するために、ここに配載される実装のルーチン的な特徴の全ては示されずに述されない。勿論、いかなる、そのような実際の実装の進歩において、開発者の特別のゴール(アプリケーションとのコンプライアンスやビジネス関連の制約のような)を実現するために、膨大な実装特有の判断が為されねばならないこと、および、これらの特有のゴールが、各実参毎に、開発者毎に、変化し得ることが理解されるであろう。更に、アリングのルーチン的引き受けが、この開示のベネフィットを持つことが理解できるであろう

[0018]

本発明は、我々がシナブス・トランジスタ (synapse transistors) と呼ぶ、長期間の不揮発性アナログ・メモリに実装されてきた、双方向性メモリ更新を可能とし、進行位中の計算に干渉すること無しに入力信号から学び (learn)、シリコンにおける局所的な見時間の適応 (adaptation) を促進する、素子のファミリーに向けられる。他のものからは区別されて、シナブス・トランジスタは、デジタルCMOS内のアナログ回路の自己同調自動的に学ぶシリコン回路、および、種々の様式のメモリ・ストレージ、を可能とする

10

20

シナプス・トランジスタが、ニュートラル・シナプスの複雑な振舞いを完全にはモデル化できない一方、それらは、長期間の局所的ラーニングを実現できる。それらの出力は、現在の入力のみならず、以前の入力のヒストリーにも依存する。シナプス・トランジスタは、生物学によって使用されるものに類似するようなやり方で、自己の回路を同調(tune)するために、ローカル的に、自動的に、学んで適応するシリコン・チップの製造を可能とする。それらを用いることによって、デジタルCMOSにおいて、正確なアナログ回路と大工のラーニング・ネットワークの双方を構築することが可能となる。

【0019】 <pFETシナプス・トランジスタ>

- シナプス・トランジスタは、以下の追加属性を持つ従来のトランジスタである。
- (1) 不揮発性のアナログ重み (weight) ストレージ、
- (2) 局所的に計算された双方向性の重み更新、および、
- (3) 開膀メモリ誘出しおよび書き込み。

フローティング・ゲートMOSFETsは、ここに、シナプス・トランジスタのための基礎として用いられる。シナプス・トランジスタは、フローティング・ゲート電荷を用いて、不揮発性のアナログ車及を表し、電子トンネリングおよび散電子注入を用いて、双向的にフローティング・ゲート電荷を修正し、メモリに書き込むために使用されるメカニズムの代質によって、同時のメモリ就出しおよび書き込みを可能とする。 PFETシナプスの、概率デジタルCMOSプロセッシングとのコンパチピリティーという理由から、 <math>PFETシナプスの種々のパージョが、ここに、詳細に、記載されている。

pFETシナプスのための概念的モデルが、図6に示され、pFETシナプスの実施例 Dレイアウトとパンド図が、図7に説明される。(後に、この基礎設計を元にした多くの 変形が、詳細に説明される)。図7のシナプス・トランジスタは、2つのMOSFEFでを 優先る。第1の(左側の)ものは、読出しトランジスタであり、ショートされたドレインおよびソースを伴った第2の(右側の)ものは、トンネリング接合を形成する。制御グートの観点からは、フローティング・ゲートから電子を除去すること、双方向にシフトすートの観点からは、プローティング・ゲートから電子を除去すること、双方向にシフトマチを追加することは、読出し DFETのスレッシュホールド電圧を、双方向にシフトマテを追加することは、読出し DFETのスレッシュホールド電圧を、双方向にシフトマテンプスは、Fowler-Nordheia(FN)トンネリングを用いて、電子を、そのフローディング・ゲートから除去し、衝撃イオン化された熱電子往入(IHHI)を用いて、電子をフローティング・ゲートに加える。この実施例に従って、各MOSFETは、それ自身のアー基板の n 一井戸内に配置される。オャパシティ・カップルされた制御ダクのソートを提供する2重ポリ(double poly)のプロセスが用いられる。読出しトランジスタのソースがまなびドレインのために、p+ドープされた領域が用いられる。それぞれ、上面図、側面面図、および、電子パンド図を示すために、図7の部分A、B、およびCは、垂直に配列される。

[0020]

このシナブスの主要な特徴は、(A) 読出しトランジスタが、フルに機能する p チャンネル M O S F E T として維持し続けること; (B) トンネリング接合に印加された高電圧が、電子を、フローティング・ゲートからトンネル・オフ (tuneling off) すること; (C); 大きなドレインからソース電圧が、ドレインにおける I H H I に、電子をフローティング・ゲートの上に注入させることを引き起こすこと、である。

図7の実施例に従って、信号入力が、第2のレベルのポリシリコン (ポリ2) 制御ゲートに印加される。これは次に、容量性的に、第1のレベルのポリシリコン (ポリ1) フローティング・ゲートにカップルする (図7参照)。制御ゲートの観点から、たとえ、削減されたチャンネルへのカップリングであっても、トランジスタは、従来のpーチャンネル MOSFETを維持する。これは、介入するポリ1キャパシタのためである。

もし、MOSFETが、そのサブ・スレッシュホールド領域において作動されるならば、シナブス・トランジスタは、ニューラル・ネットワーク・アプリケーションに対して旨く適したものとなる。その理由は、サブ・スレッシュホールド・フローティング・ゲート pFETが、以下のような適倍(gultiniv)オペレーションを実行するためである。 [0021] [数1]

$$I_{\rm S} = I_{\rm O} e^{\frac{\kappa (Q_{\rm ig} + C_{\rm in} V_{\rm in})}{U}} = I_{\rm O} e^{\frac{\kappa (Q_{\rm ig} + C_{\rm in} V_{\rm in})}{G_{\rm i}U}} = I_{\rm O} e^{\frac{Q_{\rm ig}}{Q_{\rm r}}} e^{\frac{\kappa V_{\rm in}}{U}}_{(1)}$$

[数2]

$$= W I_{o} e^{\frac{\kappa' V_{in}}{U_{t}}}$$
(2)

ポリ2無しのCMOSプロセスに対して、入力キャパシタとしてのMOSCAP(MOS可変キャパシタ:例えば、そのソース、ドレイン、および井戸接点が一緒にカップルされたフローティング・ゲートpFETとして実現可能)、或いは、フローティング・ゲートに接点(contact)が加えられたときに発生する(小さな)電荷リークに耐えられるアプリケーションに対して、フローティング・ゲートが、メタル絶縁体メタル(MIM)キャパシタに接続され得る。或いは、時として、キャパシタ(即ちゲート入力)が全く必要とされない。この場合には、シナプス・トランジスタは、同調可能な電流ソース、成いは、問調可能なコンダクタンスとなる。

シナプス重みWは、フローティング・ゲートからトンネリング接合(実施例によって別域される。トンネリング後合の対応するn ー井戸)へのトンネリング電子によって別域される。トンネリング後合の上の正の高電圧は、電子トンネリングをもたらす。 FNトンネリング・プロセスは、図7 Cのエネルギー・パンド図に示される。トンネリングをとフローティング・ゲートの間のボテンシャル差は、有効酸化物厚さを削減し、フロチィング・ゲートから、S102障壁を通じた、酸化物伝導帯内への電子トンネリングを促進する。酸化物電界は次に、これらの電子をn ー井戸に払いのける(sweeps)。 [0.023]

図8は、 $2 \mu \pi C M O S プロセスで形成されたシナプスに対する、トンネリング(ゲート)電流1g・対・<math>-1/V$ Oxを示す。V Oxは、トンネリング接合とフローティング・ゲートの間のボテンシャルである。ゲート電流は、トンネリング接合(ゲート酸化物)面積(area)に正規化される。図8において、 $2 \mu \pi \hbar 3 \text{ LUO} 3 5 \mu \pi プロセスで形成されたシナプスに対する、トンネリング電流(酸化物電流)・対・酸化物に亘った電圧の逆数、が示される。これらのデータは、以下の機に振舞う。$

10

20

30

[0024] [数3]

$$I_{\rm g} = -I_{\rm tn} e^{-\frac{V_{\rm f}}{V_{\rm ox}}} \tag{3}$$

ここで、1gは、ゲート電流であり、Voxは、酸化物電圧[(井戸電圧) ー (フローティングゲート電圧)]であり、V 「は、主に酸化物厚さに依存する定数であり、I mは、事 前指数電流(pre-exponential current)である。I gは負である。何故なら、トンネリングが、重みWを削減するからである。

シナプス重みWは、電子を、フローティング・ゲートの上に注入することによって増加させられる。図7Cのエネルギー・パンド図に示されるように、チャンネル・ホール(トランジスタのチャンネルからドレインへの空芝領域で加速される)は、半導体格子と後し得、更なる電子ーホールの組を自由化(liberate)しうる。イオン化された電子(衝突によってそれらの伝導帯に持上げられた)は、同じチャンネルからドレインへの電界によってドレインから放出(expelled)される。3.1e Vの運動エネルギーより大きいエネルギーを持つ、放出された電子は、もし上方に、ゲート酸化物内に散乱されるならば、Siと SiOと応導帯の間の3.1e Vの電子観和力(affinity)の差を乗り越え得、SiO2内に注入され得、フローティング・ゲートによって収集され得る。注入は、pFETのスレッシュホールド電圧Vtを削減する。

[0025]

図9において、IHHI] 物率 $[(ゲート電流Ig)/(ソース電流Is) として定義される]が、<math>2\mu$ n および 0.35μ n プロセスで形成されたシナプス・トランジスタのためにプロットされる。データは、効率としてプロットされる。何故なら、ゲート電流が、全サプ・スレッシュホールト範囲に亘って、ソース電流とともに総形に増大するからである。何故なら、また予想が可能なように、ゲート電流が、熱電子部度 (population) から引き出され、この密度が次に報形に、ソース電流ともに増大するからである。

 0.35μ nシナプスに対して、読出しトランジスタのソースからドレインへの電圧 V sdが 3 V より小さいときに、1 H H I I ゲート電流は、非常に (exceedingly) 小さく、度みW は、不揮発性に維持される。 V dsが、3.5 V を越えるときに、ゲート電流は、シナプス 重 み W において、測定可能な変化を引き起こす。 図 4 のデータは、単純な指数 関数 【数 4 】

$$I_{g} = \beta I_{s} e^{\frac{V_{cd}}{V_{inj}}} \tag{4}$$

に近似される。ここで、I g は、ゲート電流であり、I s は、ソース電流であり、V c d は、チャンネルからドレインへのポテンシャルであり、 β と V in j は、フィット定数(fit c onstant)である。I g は負である。何故なら、I H H I は、重みWを増加させるからである。

[0026]

シナプス・トランジスタにおいては、「同時に」、(1)チャンネル電流を読取り;(2)トンネリング電圧を上げて、電子が、フローティング・ゲートからトンネル・オフすることを引き起こすことが;および(3)ドレイン電圧を低下させ、それによって、1日日1をもたらすことが;できる。最終ゲート電流方程式は、式(3)と(4)を加えることによって、サブ・スレッシュホールド・ソース電流 15を規定すると、

50

[数5]

$$I_{g} = \beta I_{s} e^{\frac{V_{ct}}{V_{rej}}} - I_{tn} e^{-\frac{V_{r}}{V_{cr}}}$$
(5)

のように得られる。サブ・スレッシュホールド・ソース電流への制限は、全く、数学的扱いやすさ(tractability)の理由のためのものである。シナプスは、上述のスレッシュホールド・ソース電流において、完全に機能可能であるが、ダイナミックス(dynamics)は、より複雑である。

[0027]

図10は、本発明の一つの実施例による、2×2のシナプティックなアレイの電気的概 略図である。列シナプスは、共通のトンネリング線を共有する。これは、この実施例にお いて、それらが、共通のトンネリング井戸を共有することを意味する。アナログ・メモリ 或いはニューラル・ネットワークのような、多数のシナプス・トランジスタを用いるアプ リケーションにおいて、孤立した素子よりはむしろ、そのようなシナプスのアレイが使用 され得る。アレイは、密なシナプス・パッキング(packing)と、単純なアドレス指定(a ddressing)を提供するが、アレイは、個々のシナプスの間のアイソレーションについて 妥協できず、シナプスを容易に鬱き込み、消去するための手段を提供しなければならない . 図10に示されるアレイは、(1)シナプスのアイソレーションを確認し、(2)個々 のシナプスを書き込むための自己収束技術をデモンストレートする。ために作成された。 アレイ・シナプスは、トンネリングとドレイン線 (wires) を共有する。その結果、一 つのシナプスのトンネリング或いは注入は、他のシナプスにおいて、不所望のトンネリン グ或いは注入をもたらし得る。シナプスのアイソレーションを測定するために、他のシス テムへのクロストークを測定する間、図10の {1, !} シナプスが30の範囲(30 dec ade range) に亘ってトンネルおよび注入された。クロストークは、ここで、〔(選択解 除されたシナプスのソース電流における分数変化(fractional change))/(選択され たシナプスのソース電流における分数変化)]と定義される。

[0028]

図1 1 A および 1 1 B のデータは、選択されたおよび選択解除されたシナプスの間のクロストークが、トンネリング中に、0.01% より小さく、1 H H 1 中に、0.02% より小さいことを示す。この、良いアイソレーションの理由は、式(5) および B 8 および 9 のデータから理解できる。トンネリングと1 H H I の双方が、きつい指数関数 (step exponential) である。その結果、クロストートに拠る大きな劣化無しに、正確なアナログ値がシナプス・アレイに格約され得る。

単一のトランジスタを必要とするアプリケーションのために、選択されたnー井戸行に 高電圧が印加され、低電圧が、選択されたゲート列に印加される。トランジスタの列の一 瞬の抹消 (flash erasure) を可能とするアプリケーションのために、全体のアレイが、 単一のn ー 井戸内に配置 (placed) される。トランジスタの列を消去 (erase) するため に、高電圧が、n ー 井戸に印加され、低電圧が、選択されたゲート列に印加される。セル 消去中に、もし過剰なトンネリングが発生するならば、ドレイン電流は、小さくなるかも しれない。セルが後に書き込まれるときには、ゲート電流は小さくなり、メモリ書き込ま プロセスは、遅くなるであろう。それ放、全ての素子は好ましくは、(1) 最小プロセスは、 変が電流を印加すること、(2) ドレイン電流がこのプログラミング電流に等しくなる までゲート電流を低下させること、および、(3) ゲートが、その定格電圧にランプ、 ック・アップ (ranged back up) されるにつれて、このドレイン電流値を保持するために 書き込みフィードバック・プロセスを用いること、によってトンネリングの後に、初期化

[0029]

メモリ値は、ドレイン電流Idとして格納される。書き込みプロセスは、以下のように動作する。最初は、Idが、プログラミング電流Irefの大きさよりかさいことを想定する。書き込むために、スイッチSW1を用いてIrefを印加する。IrefがIdを越える殴り、シナプスのドレイン電圧は、低く抑えられ、電子が、フローティング・ゲートの上に注入されて、Idを増加させることとなる。Idが、Irefに近づくにつれて、シナプスのドレイン電圧は上昇し、注入をターン・オフする。IHHIは、PFETおよびIref電流ソースによって形成される姿換アンプの回りのネガティブ・フィードバックを閉じる。この固有のフィードバック・メカニズムは、プログラミングとPFETドレイン電流を等しく(equalize)し、シナプス・トランジスタ内にIrefを格納するために、フローティング・ゲート電荷を遊览 (adapt)させる。

[0030]

図12 A および12 B (2つの p F E T s およびゲート・キャパシタを備える)のシナプスは、図10のアレイ要素と同じであることを認識して欲しい。それ故、行ドレイン書き込み線にスイッチおよび電流ソースを配置すること、および、書き込みのために列を選択するために列ゲート線を用いることによって、アレイ・シナプスを書き込むために自己収束メカニズムが使用され得る。行ドレイン電圧は、センス・アンプ (sense amplifiers)を用いてモニターされ、その対応ドレインが所定の電圧に上昇するときに書き込みを停止するために各スイッチを開とする。列を読み出すために、適切な列ゲート線を低下させ、列内の全てのトランジスタのドレイン電流を読み出すたのに、

シナプス・トランジスタは、他の不揮発性メモリ技術に類似する、技術的問題および信頼性問題を持つ。それらのうち最も重要なものは、トンネリングおよび注入によって誘引される、ゲート酸化物への損傷、および、電荷リークがフローティング・ゲートをオフすること、である。酸化物損傷は、デジタル・フラッシュ・メモリおよびEEPROMsにおける読出し/書き込みサイクルの数を制限する。シナプス・トランジスタは、同じ損傷

メカニズムに曝されるが、それらのアナロダ館化された重み更新は一般的に、デジタル・メモリ書き込みに比べて、より遅く、小さい。したがって、それらの酸化物電流は、大きさで3から6のオーダーだけ、フラッシュ・メモリまたは従来のEEPROMSにおけるものより小さい。従って、連続的トンネリングおよび注入を用いるシナブス・ベースの国路についてさえ、酸化物の損傷は問題点ではなかった。酸化物トラッピングは、シナブスの重み更新率(weight-update rates)を削減し、トンネリングおよび注入電圧の調整を強いる。シナブストランジスタ・ベースの調整(regulation)回路は、これらの電圧の下値な割側を可能とする。

[0031]

ゲート酸化物の、約70人厚より薄いものへのスケーリングは、フローティング・ゲートの漏れを引き起こす。この問題は、シナブス・トランジスタに特有ではない。これは、フローティング・ゲートを用いる、全ての不揮発性のメモリ素子に影響を与える。もし存在するなら、シナブス・トランジスタは、より更に、酸化物でのリークの耐性を持つ。何故なら、殆どの場合において、それらは、進行中に(on an ongoing basis)、格結古れた電荷に適応する回路を用いていたからである。しかし、もし、メモリが、更新無しに何年も格納されねばならないならば、殆どの2重ゲート酸化物CMOSプロセスで利用可能な70名の酸代物が用いられる。

従来の E E P R O M s は一般的に n - 型M O S F E T s を採用し、メモリに書きこむために、Fowler-Nordheinトンネリングを使用する。n - 型フローティング・ゲート M O S F E T の同時のトンネリングが表世が厳出しは、異なるので、アナログ・メモリに書き込むことは通常、反復的プロセスである。本発明の 1 つの実施例にしたがって、p M O S の E P R O M セルは、同時のメモリ書き込みと読出しを可能とすることによって、正確で、p サーステップの、アナログ書き込みを可能とする。更に、セルは、単一機性の電源(S up ly) から作動し得、標準 n - 井戸の、2 重ポリ C M O S プロセスに形成され得る。(単一ポリのパージョンもまた、本明細書に記載される)。図 1 3 B 、および 1 3 C の 実施例に示されるように、メモリ・セル 1 4 は、3 つの顕著な特徴を持つ。それらは、(1)それが、単一のn - 井戸内で、完全に機能可能な p - 型 フローティング・ゲート 1 6 が p - ア 戸接点 1 8 に接する p - ないよりエン・フローティング・ゲート 1 6 が、p - ア 接触 p - ス p を p - ス p - p

フローティング・ゲート構造の、多くの他の実施例もまた、ここに記載される。例えば、図13A-13Cの実施例が、単一のn-井戸および2種のポリシリコン・プロセスを利用する一方、多くの他のバージョンもまた可能である。トンネリング機能が別個の一井戸内に配置された、図14A、14B、および14Cは、類似の素子を談明する。図120-558また、単一のおよび2重のポリ・バージョン、水平および垂直パージョン、薄膜パージョン、および、これらのフローティング・ゲート構造の種々の要素の様々の他のインジメントを説明する。アナログ値が、これらの素子の上に格納されうる一方、これらのセルが、デジタル値をも記録するために共通の回路が利用可能であることもまた理解してないが、デジタル値をも記録するために共通の回路が利用可能であることもまた理解してはしい。

[0032]

より詳細に、図13A、13B、および13Cに戻る。ここには、本発明の一つの実施 例による、単一のnー井戸26を持つフローティング・ゲート・シナブス・トランジスタ14 が説明され、トンネリングおよび接合位置を示す。図13Aおよび13Cは、スケールする(scale)ために描かれている。そして、図13Bの垂直の寸法は、強調されている。全ての電圧は、ソース・ボテンシャルを基準にされており(referred to)、上述のスレッシュホールド・ソース電流が受け入れ可能であるが、サブ・スレッシュホールド・ススに電流で受け入れ可能であるが、サブ・スレッシュホールド・ストース電流(1s<100n A)が想定されている。図13Cにおいて、ゲート酸化物は実際に、ページの平面に投射(projects into)されているが、明確さのために、それは、90度回転され、チャンネル方向に揺かれている。メモリは、熱電子注入によって書き込まれ、FNトンネリングによって接着される。 40

30

[0033]

図16は、1秒の書き込みパルス幅に対する、PMOSメモリ・セルの入力…出力伝達 関数と出力書き込みエラーのプロットである。ここで、64の対数的に関隔が空けられたド レイン電流値が、トランジスタ(1,1)に書き込まれた(図10)。メモリ・セルのダイ ナミック・レンジを示すために、ログ・スケールの電流が、選ばれた。各書き込み前に、 ドレイン電流は、100n Aにリセットされた。読出し中のメモリへの書きこみを避けるために、書を込みおよび読出しのために使用されるドレイン電圧は、異ならねばならなの めた、書き込みおよび読出しのために使用されるドレインでには、実ならねばならない。 固有のフローティング・ゲートーからードレインへのオーパーラップ・キャパシタンスに

固有のフローティング・ゲートーからードレインへのオーバーラップ・キャパシタンスに 起因して、この電圧差は、フローティング・ゲートにカップルし、書き込み電流と談出し 電流の間のオフセットを引き起こす。 PFET相互コンダクタンスは、非線形なので、こ のオフセットは、一定ではなく、ゲイン・エラーと、測定された読出し一書き込み伝達関 数における非線形の双方として現れる。 【0035】

図17は、pMOSメモリ・セル書き込みエラー・対・書き込み-パルス編、のプロットである。図16の実験は、68m秒から10秒の範囲の書き込み-パルス編を用いて実行された。ここで、オフセット・エラー(測定された電流と関う分与された電流の間の最大個差)、線形エラー(測定された電流と、ペスト・フィット(best fit)の線の間の最大個差)、がイン・エラー(単一の傾斜(unity slope)からのペスト・フィットの線の個の優美)、および、ランダム・エラー(非線形の除去後のRMSエラー)が、書きこみ-パルス網に対してプロットされる。この例では、過大サイズの(oversized)(1pF)ゲートキャパシタが採用されるので、そして、メモリに書きこむためにオフ・チップ電流ソースが用いられるので、修正時間(settling times)は長い。プログラミング・パルス幅が知くなればなる程、プログラミング電流が除去されたときにドレイン電圧がその修正値(

[0036]

<アプリケーション>

settled value) から離れ、エラーがより大きくなる。

上述の p F E T の E E P R O M は、多くのアプリケーションで利用されうる。例えば、p F E T の E E P R O M は、アナログ音声またはスピーチのレコーダで利用されうる。p F E T の E E P R O M は、固有的にアナログ素子で、同時酸出しと書き込みを可能とするので、アナログ入力が、サンプルされた電流値に変換され得、p F E T の E E P R O M セ N に 直接書き込みされ得る。 セルに書きこむことは、1 つのステップからなるプロセスなので、アナログ・メモリを、p F E T の E E P R O M に格納することは、従来のアナロイロで、アナログ・メモリを、p F E T の E E P R O M に 格納することは、従来のアナロ 列 L ており、反復的書き込みプロセスを必要とする)におけるより、遥かに単純である。そのような n F E T 素子は、現在、I S D (最近、 W indboundによって買収された)として

知られる企業によって製造されている。

他のアプリケーションにおいて、pFETのEEPROMは、マルチ・レベルのデジタル・メモリで使用され得る。もし、各メモリ・セルが、例えば、8-ピット・メモリ値を格納するために使用されるならば、次に、適切なデコーディングによって、1キロのセル・メモリは、8キロ・ヒットのデジタル・メモリを格納でき得る。nFET EEPROMsが、マルチ・レベル・メモリで使用されてきた(例えば、日本の三菱電機社およびカリフォルニアのサンタクララのインテル社によって製造されている素子を参照)が、正確なマルチレベル書き込みを可能とするために必要ときれる追加の半導体プロセッシングは、チップコストの大きな増加に繋がる。新しいpFBTは、従来の半導体プロセスを用いるので、それは、追加のプロセッシング・コスト無しに、マルチレベルの正確さを実現できる。

他のアプリケーションにおいて、pFETのEBPROMが、シナブス・トランジスタとして使用され得る。pFETシナプス素子において、pFETのEEPROMが、他のpFET構造に比して、好ましい素子として立証されることになる。何故なら、レイアウトが、実質的により少ないレイアウト・エリアとすることによって、より多くの素子が、シリコン・チップトに配置されるを可能とすることを必要とするからである。

他のアプリケーションにおいて、pFETのEEPROMは、自動ゼロ化(autozeroin g)の適応性の素子(adaptive devices)において利用され得る。そのような素子におい て、pFETのEEPROMは、他のpFET構造に比して、好ましい素子であることが 立証されるであろう。

他のアプリケーションにおいて、p F E T の E E P R O M は、従来のデジタル・コンピュータにおける、オフ・チップの不揮発性のメモリ(N V M)を除去できる。存在することにったない。それらのスタートアップ・コードを。B I O S O 内に 格納するこれは、通常、マイクロプロセッサと同じ印刷回路ボードの上に配置された、フラッシュ E P R O M でありうる。スタートアップ・コードは一般的に、マイクロプロセッサュ C L に格納されていない。なぜなら、n F E T E E P R R O M せルを構築するよれらのスタートアップ・コードは一般的に、マイクロプムとの場合に、マイクロプロセッサを構築するために要求されるM O S プロセッシングには、マイクロプロセッサを構築するために要求されるM O S プロセッシングと比較した場合。追加すれた、プロセッシングステップ地雷まり(yield)率のである。これらの、コプロセッシング・ステップは、チップ歩留まり(yield)を削せ、マイクロプロセッサ・コストを増入させる。p F E T の E E P R O M は、標の S 米 モリがマイクロプロセッサ 1 C に 追加配合の ることを可能と減し、スピードを上げ、少留 I C と同じポードの B I O S メモリのマストを削減し、スピードを上げ、少留まりについて不利な効果を持たないので、これは有利である。

pFETのEEPROMのための更なるアプリケーションは、現存するASICプロセス(processes)に不揮発性のメモリを付加することである。上述の理由により、ASIC Cプロセスは一般的に、いかなる形式の不揮発性のメモリをも提供しない。pFETのEPROMは、標準MOSプロセッシングとコンパチブルなので、それは、ASICベンダーが、プロセスに対する変更無しに、彼らの現存するプロセスに、不揮発性の、混合されたアナログーーデジタルメモリを追加することを可能とする。この変更は、ASIC設計者に利用可能なセルのレパートリーに、無限の新しい可能性を持つ、不揮発性のメモリ素子を加えることとなる。

p F E T の E E P R O M のための、更なるアプリケーションは、上述したように、例えば、Niguel Figueeroa, John Hyde, Todd Humes, および Chris Diorioによる、Proceedings of the 2001 Nonvolatile Semiconductor Nemory Workshop, Nonterey, CA. pp. 46-47, 2001の「A floating-gate trimmable high-resolution DAC in standard 0.25 μm C NOS」におけるように、アナログ回路の性能を削減(trim)することである。

[UU37] <代替的実施例>

特別のプロセスにおいて、ガード・リングを除去し、傾斜された (graded) ドレインお

よびソース接合を使用することが可能である。傾斜した接合は、より低い E-フィールド (E-fields) を持つことによって、トンネリング中の、井戸一から一ドレイン (およびソース) への、 p n 破壊を防ぐ。したがって、このやり方で構築されたメモリは、本発明に含まれる。

他の代替例は、n+井戸(well)注入(implant)の端部(edge)においてではなくむしろ、電子が、ゲートー酸化物表面を通じてn-井戸ヘトンネルする場所で、トンネリング接合を形成することである。(図13A-13Cの実施例において、電子は、フローティング・ゲート16から、n+注入18に、その端部においてトンネルする)。

トンネリング領域を、pFETsのソースからアイソレートするために、図18Aおよび18Bに示される、ガードされたpFETシナブス40が構築された。この素子において、電子は、フローティング・ゲート42から、ゲート酸化物表面47を通じ、トンネリング接合46を通じて、 $n- \pm p$ 14にトンネルする。

この実施例において、PFET (40) のフローティング・ゲート42は、フィールド酸化物48の領域を越えて延びる。そして、アイソレートされた、4ミクロン×4ミクロンの矩形のボウル (bowl) のゲート酸化物50が、このフィールド酸化物領域内に置きれる。ゲート酸化物50か、このフィールド酸化物領域内に配置される。ゲート酸化物ボウル466はその下 (beneath) に、nーシリコン44を持ち、その上 (above) にポリシリコンのフローティング・ゲート42を持ち、全ての4つのサイドの上にフィールド酸化物52を持つ。比較的高い電圧が、nー井戸44に印加され、電子を、フローティング・ゲート42から、ゲート酸化物ボウル46を適じて、nー井戸に、トンネルする。バルクnーからMOS表面の印度のボテンシャル・ドロップによって、フローディング・ゲート42は、nーシリコンを空気化 (depletes) させる。その結果、ボウル・トンネリングは、n・井戸接点 (contact) においてトンネルするために必要とされる電圧より約5Vだけ高い井戸電圧を必要とする。しかし、トンネリングは、端部においてではなくむしろ、ゲート酸化物表面を通じるので、酸化物トラッピングが削減される。

この型のトンネリング接合は、pn-破壊問題を除去するが、そのターン・オン遅延(高い井戸電圧を印加するのと、電子トンネリングの開始(enset)、の間の遅延)は、一 般的に長い。図19において、3つの異なった井戸ーパルス電圧について、ボウル形状の 酸化物を通じてトンネリングされた電荷の総量・対・井戸電圧が高パルス化されている時 間の総量が示される。ターン・オン遅延は、10秒(パルスーペースのラーニング・シス テムに対しては非現実的に長い時間)を越え得る。この理由は、ボウルの下 (beneath) のシリコン表面で形成される空乏 (depletion) 領域である。フローティング・ゲートと n - 井戸の間の電圧差の結果として、ゲート酸化物の下 (beneath) の表面領域は、空乏 化され、空乏一領域深さは、フローティング・ゲートと井戸の間の電圧差とともに変化す る。もし、幷戸が高パルス化されるならば、この空乏領域を広げるために、ホールがシリ コン表面に提供されねばならない。不幸にして、ホール・ソース (hole source) だけが 熟的キャリア生成(thermal carrier generation)である。したがって、空乏領域を広げ るには、多くの秒数が掛かる。システムのために井戸ートンネリング電圧が、アナログ量 (analog quantity) をゆっくり変化させる、当該システムで、そのようなトンネリング 接合が使用され得るが、トンネリング接合は、システム内で、シナプスがパルスートンネ リングである当該システムでは使用され得ない。例外は、重くドープされた。チャンネル 注入 (implants) を持つ C M O S プロセス、例えば、線形キャパシタを使用するプロヤス 、である。ボウル形状のトンネリング接合内に、この重くドープされた注入を用ると、ト ンネル遅延を殆ど除去し、パルス・トンネリングのために、これらの接合が使用されるこ とを可能とする。 [0038]

特別のプロセスにおいて、ベンダーは、ボウル形状の酸化物の下(beneath)のバルクの n ードーピングを増加できる。即ち、ベンダーは、 n ー井戸のその部分を、 n +に変換することによって、ターン・オン遅延を削減できる。遅延が常に存在することとなる一方、遅延は、この技術によってナノ秒のオーダーに削減可能であり、よって、取るに足りないこととなる。

本発明の一つの実施例によって、p F E T シナプス・トランジスタ53は、第1のn 一井 \overline{p} 56h n p + k \overline{p} \overline{p} 56h n n \overline{p} \overline{p} 56h n \overline{p} \overline{p} 56h \overline{p} 58h \overline{p} 66h \overline{p} 66h \overline{p} 67h \overline{p} 68h \overline{p} 69h \overline{p} 70h \overline{p} 70h \overline{p} 70h \overline{p} 70h \overline{p} 70h \overline{p} 70h 70h \overline{p} 70h \overline{p}

図20-53に進む。ここで、本発明の様々の代替的実施例が、説明される。

図20および21はそれぞれ、本発明による素子の2層ポリシリコン・バージョンの、 上部平面図および側面立面断面図である。このバージョンは、4つの端子を提供する。図 21の断面図は、図20の線21-21に沿って取られた。このパージョンにしたがって 、n-ドープされた井戸の組60、62が、p-ドープされた基板64内に形成される。第1の n - 井戸61内に、p + ドープされた領域の組66,68 (これらは、それぞれ、ソースお よびドレインとして動作する)が配置される。ソース66とドレイン68の間にチャンネル70 が形成される。 1 日日 1 が、ドレイン68の近傍で発生する。シリコン・ゲート酸化物屬72 のような絶縁体が、ポリシリコン (ポリ) 1層74 (これが、フローティング・ゲートとし て働く)からチャンネル70を分離する。追加の絶縁材料が、ポリ2層から形成された制御 ゲート76からフローティング・ゲート74を分離する。ソース66、ドレイン68および制御ゲ ート76は、従来的やり方で、それぞれ接点78、80および82とともに提供される。第1のn ー井戸60と第2のn-井戸62は、STIまたはLOCOSから形成されたチャンネル・ス トップ84によって分離される。フローティング・ゲート74は、第2のn-井戸62を越えて 、比較的高い電圧の井戸接点86(これが、フローティング・ゲート74とn+領域84の間の トンネリングを引き起こす)のために用いられるn+領域84に延びる。図示されるように 、ゲート酸化物層88のような絶縁体は、n-井戸62およびn+領域84からフローティング ・ゲート74を分離する。 [0039]

御ゲート106からフローティング・ゲート104を分離する。ドレイン96、ソース98、および 鮒御ゲート106はそれぞれ、従来的なやり方で、接点108、110、および112とともに提供さ

50

10

20

れる。n-井戸領域92内のn+領域114は、フローティング・ゲート104か5の電子の除去のために、トンネリング接合115のための井戸検点を提供する。n+領域114のために、接 116が提供される。ドレイン領域98およびトンネリング接合115が、S T I または L O C O S で形成されたチャンネル・ストップ118によって分離される。フローティング・ゲート104は、チャンネル・ストップ118を越えて延びるが、n+領域114を越えては延びない。図示のように、ゲート機化物層120のような絶縁体が、n-井戸92からフローティング・ゲート104を分離する。

図2 4 および2 5 はそれぞれ、本発明による素子122の単一層ポリシリコン・バージョ ンの上面図および側面立面断面図である。この素子は幾分、2つのボリシリコン層プロセ スを利用する、図20および21の素子に対応する。このバージョンは、3つの端子を提供す る。図25の断面図は、図24の線25-25に沿って取られた。このバージョンにしたがって、 n-井戸の組124、126が、p-ドープされた基板128内に形成される。第1のn-井戸124 内に、p+ドープされた領域の組130、132(これらはそれぞれ、ソースおよびドレインと して動作する)が配置される。チャンネル134が、ソース130とドレイン132の間に形成さ れる。 [月月]は、ドレイン132の近傍に発生する。シリコン・ゲート酸化物層136のよう な絶縁体が、フローティング・ゲートとして働くポリシリコン層138からチャンネル134を 分離する。この実施例では、制御ゲートは必要とされず、提供されない。その結果、第2 のポリシリコン層は必要とされず、それ故、製造プロセスは単純化される。ソース130お よびドレイン132はそれぞれ、従来的なやり方で、接点140、142とともに提供される。n ー井戸領域126内のn+領域144は、フローティング・ゲート138からの電子の除去のため に、トンネリング接合146のための井戸接点を提供する。接点148が、n+領域144のため に提供される。第1のn-井戸124および第2のn-井戸126は、STIまたはLOCOS によって形成されたチャンネル・ストップ150によって分離される。フローティング・ゲ ート138は、チャンネル・ストップ150を越えて、n+領域144を越えて、そこに接する領 域に延び、場合によっては、部分的にn+領域144に重なり得る。図示のように、ゲート 酸化物層136のような絶縁体もまた、n+領域144から、フローティング・ゲート138を分 離する。

[0040]

この素子は、以下の様に、図24および25の素子とは異なる。電子トンネリング接合152 は、そのツース、ドレイン、および井戸接点が、電導体154 (金属化 (metallization) 層であり得、接点としても作動し得る)に一緒にショートされたn - 井戸126内に配置された、ショートされた p F E T である。ソース156およびドレイン158は、n - 井戸126の p + 信戦内に形成される。そして、井戸接点166は、n - 井戸126の n + 行戦はである。フローティング・ゲート138は、電導体154の下 (under) に配置され、そこから、絶縁層156によって分連される。フローティング・ゲート138は、ゲート酸化物層136のような絶縁体の層によって、n - 井戸から分離される。第1 のn - 井戸 124および第2 のn - 井戸 126は、5

20

50

T I または L O C O S で形成されたチャンネル・ストップ150によって分離される。図示されるように、フローティング・ゲート138は、チャンネル・ストップ150を越えて、トンネリング検合152に延びる。

図28および29はそれぞれ、本発明による素子122"の単一層ポリシリコン・パージョンの上面図および側面立面断面図である。この素子は、トンネリング接合としてショートされたn F E T が用いられる点を除いて、図26および27の素子122"に対応する。可能な場合には、この機則は、図26および27の歳明で使用されたものと同じ参照番号を用いることになる。図26および27のように、これは、単一のポリ、3 端子素子である。図 2 9 の 所面図は、図2 8 の線29-29に沿って取られた。このパージョンにしたがって、n 一井戸の租124、126が、p ードープされた基板128内に形成される。第 1 の n ー井戸124内に、p + ドープされた猟域の組130、132(それぞれ、ソースおよびドレインとして動作)が配置される。ソース130とドレイン132の間にチャンネル134が形成される。 1 日 H は、ドレイン132近傍で発生する。シリコン・ゲート酸化物層136のような絶縁体が、ポリシリコン層138(フローティング・ゲートとして働く)からチャンネル134を増する、本実施例では、カローティング・ゲートとして働く)からチャンネル134を増する。水準般例では、必要とされず、提供されない。その結果、第 2 のポリシリコン層は、必要とされず、それによって、製造プロセスは単純化される。ソース130とドレイン132はそれぞれ、後来的なやり方で、接点140、142ともに提供される。

[0 0 4 1]

図30および31はそれぞれ、本発明の一つの実施例による素子170の単一層ポリシリコン ・バージョンの上面図および側面立面断面図である。このバージョンは、3つの端子を提 供する。図31の断面図は、図30の線31-31に沿って取られている。このパージョンにした がって、単一のn-ドープされた井戸172が、p-ドープされた基板174内に形成される。 n - 井戸172内には、p + ドープされた領域の組176、178 (これらは、それぞれ、ドレイ ンおよびソースとして動作する)が配置される。チャンネル180が、ソース178とドレイン 176の間に形成される。IHHIが、ドレイン176の近傍に発生する。シリコン・ゲート酸 化物層182のような絶縁体が、フローティング・ゲートとして働くポリシリコン(ポリ) 屬184からチャンネル180を分離する。本実施例では、制御ゲートは存在せず、第2のボリ 層は使用されず、或いは、必要とされない。ソース176およびドレイン178が、それぞれ、 従来的なやり方で、接点186および188とともに提供される。 n - 領域174内の n + 領域190 が、フローティング・ゲート184からの電子の除去のために、トンネリング接合192のため の井戸接点を提供する。n+領域190のために、接点194が提供される。ドレイン領域178 およびトンネリング接合192が、STI或いはLOCOSによって形成されるチャンネル ・ストップ196によって分離される。フローティング・ゲート184が、チャンネル・ストッ プ196を越えて延び、n+領域190の一部を越えて延び得る。図示のように、ゲート酸化物 層182のような絶縁体が、n-井戸172から、フローティング・ゲート184を分離する。

図32および33はそれぞれ、本発明の一つの実施例による素子170°の単一層ポリシリコン・バージョンの上面図および側面立面断面図である。このパージョンは、3つの端子を提供し、ボウル形状のトンネリング接合を利用する。図33の断面図は、図32の線33-332 治つて取られた。この素子は、これが、ボウル形状のトンネリング接合を利用し、関連する修正を含む点を除いて、図30および31の素子170に対応する。可能な場合には、この影明

は、図30および31の説明で使用された参照番号と同じ参照番号を使用することになる。本 発明にしたがって、単一のn-ドープされた井戸172が、p-ドープされた基板174内に形 成される。n-井戸172内に、p+ドープされた領域の組176、178(それぞれ、ドレインお よびソースとして動作する)が配置される。チャンネル180が、ソース178およびドレイン1 76の間に形成される。 [HH [が、ドレイン176の近傍に発生する。シリコン・ゲート酸 化物層182のような絶縁体が、フローティング・ゲートとして働くポリシリコン(ポリ)層1 84からチャンネル180を分離する。本実施例には制御ゲートは存在せず、第2のポリ層は 使用されず、或いは、必要とされない。ソース178およびドレイン176はそれぞれ、従来的 やり方で、接点186および188とともに提供される。n-井戸領域174内のn+領域190が、 フローティング・ゲート184からの電子の除去のために、ボウル形状のトンネリング接合1 92のための井戸接点を提供する。 n+領域190のために、接点194が提供される。ドレイン 領域178およびトンネリング接合192は、STIまたはLOCOSによって形成されたチャ ンネル・ストップ196によって分離される。本実施例では、フローティング・ゲート184は 、チャンネル・ストップ196を越えて延び、n+領域190のいかなる部分をも越えては延び ない。図示されるように、ゲート酸化物層182のような絶縁体は、nー井戸172からフロー ティング・ゲート184を分離する。 [0042]

図34および35はそれぞれ、本発明の一つの実施例による、素子170'の単一層ポリシリコン・パージョンの上面図および側面立面断面図である。このパージョンは、3つの端子を提供し、トンネリング接合として、ショートされたnFETを利用する。図35の断面図は、図34の線35~35に沿って取られた。この素子は、それが、トンネリング接合としてショートされたnFETを用け、関連する修正を含む点を除いて、図32および33の業子170'に対応する。可能な場合には、この説明は、図32および33の説明で使用されるものと同じを製業等号を利用することになる。このパージョンにしたがって、単一のn-ドープされた井戸172が、p-ドープされた基板174内に形成される。n-井戸172内に、p-ドープされた気候174内に形成される。n-井戸172内に、p-ドープされた領域の組176、177(それぞれ、ドレイン1760間に形成される。ドレイン176近前に1 HH が発生する。シリコン・ゲート機化物層182のような粉線体が、フローティング・ゲー

トとして備く、ポリシリコン(ポリ)層184から、チャンネル180を分離する。本実施例には 制御ゲートは存在せず、第2のポリ層は使用されず、或いは、必要とされない。ソース17 8とドレイン176がそれぞれ、従来的なやり方で、接点186および188とともに提供される。

この素子は、以下のように、図32と33の素子とは異なる。電子トンネリング接合198は、そのソースおよびドレインが一緒に電導体200(これは、金属化層であり得、必要であれば接点としても働き得る)にショートされた、n-h戸172内に配置された、ショートされた n F E T である。ソース202とドレイン204は、n-H戸172のn + 領域内に形成される。 フローティング・ゲート184は、電導体200の下 (under)に配置され、絶縁層(本実施例では図示されないが、図28/29の実施例に、層156として示される)によって、そこから分離される。フローティング・ゲート1844は、ゲート酸化物層182のような絶縁体の層によって、n-H戸172から分離される。ドレイン領域176とトンネリング接合198は、S T 1 或いはし O C O S で形成されたチャンネル・ストップ196によって分離される。図28/29の実施例に応うまるように、プローティング・ゲート1844は、チャンネル・ストップ196を超えて延び、電線体層200とn + H戸172の間で延びる。図に示されるように、ゲート酸化物層182のような絶縁体が、n - H戸172の間で延びる。図に示されるように、ゲート酸化物層182のような絶縁体が、n - H戸172の間で延びる。図に示されるように、ゲート酸化物層182のような絶縁体が、n - H戸172から、フローディング・ゲート184を分離し、電導体200から、従来的な絶縁層(図28/29の実施例における156)で絶縁されたフローティング・ゲート1848を分離し、電導体200から、従来的な絶縁層(図28/29の実施例における156)で絶縁されたフローティング・ゲート1848を分離する。

[0043]

図36 名よび37 はそれぞれ、本発明の一つの実施例による、素子170°の2 重層ポリシリコン・パージョンの上面図および側面立面断面図である。このパージョンは、4つの増子を提供し、トンネリング接合としてショートされたpFETを利用する。これは、2重ポリ・プロセスで実現される。図37の断面図は、図36の練37-37に拾って取られた。こ

電子トンネリング接合210は、そのp + ソースとp + ドレインが一緒に、電導体212 (金属化された層であり得、必要に応じて、接点としても働きうる) にショートされた、n 井戸172b 内に配置された、(図26/27の実施例のように)ショートされたp F E Tである。n + 井戸220もまた、ソース214およびドレイン216とショートされる。ソース214およびドレイン216は、n - 井戸172bのn + 内域内に形成される。フローティング・ゲート184は、電導体212の下 (under) に配置され、 絶縁層156によって、そこから分離される。フローティング・ゲート184は、ゲート酸化物層182のような絶縁体の層によって、n - 井戸172bから分離される。井戸172aおよび172bは、S T I 成い払しO C O S で形成されたチャンネル・ストップ218によって分離される。因示されるように、フローティング・ゲート184は、チャンネル・ストップ218によって分離される。図示されるように、フローティング・ゲート184は、チャンネル・ストップ218で延行で延行をある。

[0044]

電子トンネリング接合 221は、そのn+yース224およびn+Fレイン226が一緒に、電導体 222(これは、金属化された層であり得、必要であれば、接点としても働き得る)にショートされた $n-\mu\bar{p}$ 172b内に配置された、(図28/29の実施例のように)ショートされた $n+\bar{p}$ 172b内に配置された、(図28/29の実施例のように)ショートされたnFETである。ソース224およびドレイン226は、 $n-\mu\bar{p}$ 172bのn+領域内に形成される。フローティング・ゲート184は、電導体222の下(under)に配置され、絶縁体層 156によって、そこから分離される。フローティング・ゲート184は、ゲート酸化物層182のような絶縁体の層によって $n-\mu\bar{p}$ 172bから分離される。井戸172a および172bは、STIまたはLOCOSで形成されたチャンネル・ストップ218によって分離される。図示のように、フローティング・ゲート184は、チャンネル・ストップ218を超えて延び、電源な体層 212と $n-\mu\bar{p}$ 1720 の間で延びる。

30

図40-47に移る。これらは、制御ゲート・キャパシタンスが、別個に実現された、本発明のいくつかの実施例である。

電子トンネリング接合322が、第2の井戸502と内に提供され、n+領域324を含む。領域324は、層312(シリコン・ゲート酸化物)のような絶縁体によって、フローティング・ゲート314から分離され、接点326が提供される。

別個の制御キャパシタ328が、第3の井戸302c内で提供され、n+領域330を含む。領 城330は、接点332とともに提供される。フローティング・ゲート314は、キャパシタンス を提供するために、少なくとも井戸302cの一部分において重なる (overlies)。

井戸302a、302b、および302cは、ST1またはL0C0Sで形成されたチャンネル ストップ334aおよび334bによって、互いに分離される。図示されるように、フローティング・ゲート314は、チャンネル・ストップ334aおよび334bを超えて延び、素子336の電子注入部分、素子322の電子トンネリング部分、および、素子328の制御キャパシタ部分、を一緒にカップルする。例えば、電子注入部分336と電子トンネリング部分322の間に置置された制御キャパシタ部分328を持たすことによって、或いは、電子注入部分336と電子トンネリング部分322と制御キャパシタ部分328の間に配置することによって、種々の要素な、異なった形で、基板上にアレンジすることもまた可能である。 【0045]

図42および43はそれぞれ、本発明の実施例による、素子300'の単一層のポリシリコン・バージョンの上面図および側面立面断面図である。図40と41の実施例のように、このパージョンは、4つの端子提供し、フローティング・ゲートとn一井戸302cの間で別価の制御キャパシタを提供するために、3つのn一井戸のアプローチを利用する。この実施例では、一つあるいはそれ以上の電子トンネリング部分322と割御キャパシタ部分328が、ショートされたnFETともに実現される。図43の新面図は、図42の線43-43に治って取られた。この実施例にしたがって、3つのnードープされた井戸302a、302b、および302cが、pードープされた基板304内に形成される。第1のn一井戸302a内に、p+ドープされた領域の組306、308(それぞれ、ソースおよびドレインとして動作する)が配置される。チャンネル310が、ソース306とドレイン303の間に形成される。ドレイン303の近傍で1HHIが発生する。シリコン・ゲート酸化物層312のような絶縁体は、ポリシリコン(ボリ)層314(フローティング・ゲートとして働く)からチャンネル310を分離する。未実施例では、制助ゲートは提供されない。ソース306とドレイン305数がそれぞれ、従来的なやり方で、接点316および318とともに提供される。従来の絶縁層320が、例えば熱成長或いは蒸着されたシリコン酸化物によって、フローティング・ゲート314の上(over)に形成される。

第2の井戸302わ内で、電子トンネリング社入322か提供され、n+ドレイン領域340、 n+ソース領域342、および、ドレインおよびソース接続を一緒に接触およびショートす るものとしても働くショーティング・ドンダクタ(shorting conductor)344を有する、シ

ョートされた n F E T トランジスタ338を含む。フローティング・ゲート314は、フローティング・ゲート314からの電子のトンネリング・オフを可能とするために、ゲート酸化物 解312によって、第2の井戸302とから分離されるようにアレンジされている。

別観の制御キャパシタ328が、第3の井戸302c内で提供され、n+Yレイン領域348、n+Yレース領域350、および、ドレインおよびソース接続を一緒に接触およびショートすものとしても働くショーティング・コンダクタ352、を有する、ショートされたn F E Tトランジスタ346を含む。フローティング・ゲート314は、キャパシタ328に対して誘電体を提供するように、ゲート酸化物層312によって、第3の井戸302cから分離されるようにアレンジされる。フローティング・ゲート314は、キャパシタンスを提供するために、少なくとも、井戸302cの一部の上に重なる(overlies)。

代替的実施例において、図42/43の実施例のキャパシタ部分 (section)328は、図40/41の 実施例のものに交換され得、及び/又は、電子トンネリング部分322もまた、そのように 交換され得る(双方ともが、ショートされた n F E T で実現されないように)。

井戸302a、302b、および302cは、STIまたはLOCOSで形成されるチャンネル・ストップ334aおよび334bによって、互いに分離される。図に示されるように、素子336の電子注入部分(portion)、素子322の電子トンネリング部分、および、素子328の制料・バシタ部分、を一緒にカップルするために、フローティング・ゲート314は、チャンネル・ストップ334aおよび334bを越えて延びる。種々の要素(components)を、例えば、制御キャバシタ部分328を、電子注入部分336と電子トンネリング部分322の間に配置することによって、或いは、電子注入部分336を、電子トンネリング部分322の間に配置することによって、域がは、電子注入部分336を、電子トンネリング部分3220間に配置することもまた可能である。

[0046]

図44および45はそれぞれ、本発明の実施例による、素子300''の単一層ポリシリコン・ バージョンの上面図および側面立面断面図である。図42と43の実施例のように、このバー ジョンは、4つの端子を提供し、3つのn-井戸のアプローチを利用して、フローティン グ・ゲートとn-井戸302cの間の、別個の制御キャパシタを提供する。この実施例にお いて、一つあるいはそれ以上の電子トンネリング部分322および制御キャパシタ部分328が 、ショートされたpFETとともに実現される。図45の断面図は、図44の線45-45に沿っ て取られた。この実施例にしたがって、3つのn-ドープされた井戸302a、302b、およ び302 c が、p - ドープされた基板304の中に形成される。第1のn - 井戸302には、p + ドープされた領域の組306、308(これはそれぞれ、ソースおよびドレインとして動作する) が配置される。ソース306とドレイン308の間に、チャンネル310が形成される。ІННІ が、ドレイン308の近傍で発生する。シリコン・ゲート酸化物層312のような絶縁体は、ポ リシリコン(ポリ)層314(フローティング・ゲートとして働く)からチャンネル310を分離す る。この実施例では、制御ゲートは提供されない。ソース306とドレイン308がそれぞれ、 や従来的なやり方で、接点316および318とともに、提供される。従来の絶縁層320が、例 えば、勢的成長または蒸着されたシリコン酸化物によって、フローティング・ゲート314 の ト(over)に形成される。

電子トンネリング注入322が、第2の井戸302b内に提供され、p+ドレイン領域356、p+ソース領域358、n+井戸接続360、および、ドレイン、ソース、および井戸接続を一緒に接触およびショートするものとしても働くショーティング・コンダクタ344、を有する、ショートされたpFETトランジスタ354を含む。フローティング・ゲート314は、フローティング・ゲート314からの電子のトンネリング・オフを可能とするように、ゲート物化物層312によって、電2の井戸302bから分離されるようにアレンジされる。

別個の制御キャパシタ328が、第3の井戸302c内で提供され、p+ドレイン領域364、p+ソース領域366、および、n+井戸接続368、および、ドレイン、ソース、および井戸接続を一緒に接触およびショートするものとしても働くショーティング・コング・ゲクタ352を育む。フローティング・ゲート314は、ゲート酸化物層312によって第3の井戸302cから分離されるようにアレンジされ、キ

20

30

ャパシタ328のための誘電体を提供する。フローティング・ゲート314は、少なくとも井戸302cの部分の上に重なって、キャパシタンスを提供する。

代替的実施例において、図44/45の実施例のキャパシタ・セクション328は、図40/41及び/又は図42/43の実施例のものに交換され得るし、及び/又は、電子トンネリング・セクション322は、そのように交換され得る(双方がショートされた p F E T で実現される必要が無いように)。したがって、これらのパージョンのいくつかが、必要に応じて使用され得る。

井戸 302a、302b、および302cは、STIまたはLOCOSで形成されるチャンネル・ストップ334aおよび334bによって、互いに分離される。図示のように、フローティング・ゲート314は、チャンネル・ストップ334aおよび334bを越えて延び、業子336の電子注入部分、素子322の電子トンネリング部分、および、素子328の制御キャバシタ部分、を一緒にカップルする。例えば、制御キャバシタ部分328を、電子注入部分336と電子トンネリング部分3220間に配置することによって、或いは、電子注入部分336と電子トンネリング部分322と制御キャパシタ部分328の間に配置することによって、種々の要素を、基板上に、異なった形でアレンジすることもまた可能である。【(0047)

図46および47はそれぞれ、本発明の一つの実施例による素子300'''の単一層のポリシリ コン・パージョンの上面図および側面立面断面図である。このパージョンは、図44および 45の実施例におけるように、4つの端子を提供し、3つのn-井戸のアプローチを利用し て、フローティング・ゲートとn-井戸302cの間での別個の制御キャパシタを提供する 。この実施例において、電子トンネリング部分322は、n-井戸内のn+領域として実現 され、制御キャパシタ部分328は、ショートされたnFETとして実現される。図47の断 面図は、図46の線47-47に沿って取られた。この実施例によって、3つのnードープされ た井戸302a、302b、および302cが、p-ドープされた基板304内に形成される。第1の n - 井戸302 a 内に、p + ドープされた領域の組306、308(それぞれ、ソースおよびドレイ ンとして動作する)が配置される。ソース306とドレイン308の間にチャンネル310が形成さ れる。ドレイン308近傍に I 日日 I が発生する。シリコン・ゲート酸化物 瞬312のようた絶 綴体が、フローティング・ゲートとして働くポリシリコン(ポリ)層314からチャンネル310 を分離する。この実施例では、制御ゲートは提供されない。ソース306およびドレイン308 がそれぞれ、従来的なやり方で、接点316および318とともに提供される。従来の絶縁層32 0が、例えば、熱的成長或いは蒸精されたシリコン酸化物によって、フローティング・ゲ ート314の上(over)に形成される。

電子トンネリング接合322が、第3の井戸302 c内に提供され、n+領域324を含む。フローティング・ゲート314からの電子のトンネリング・オフを可能とするために、領域324 k、層312(シリコン・ゲート酸化物)のような絶縁体によってフローティング・ゲート314から分離され、接点326が提供される。

別側の制御キャパシタ328が、第2の井戸302b内に提供され、n+ドレイン領域348、n+ソース領域350、および、ドレインとソース接続を一緒に接触およびショートするもとしても動作するショーティング・コンダクタ352を持つ、ショートされたnFETトランジスタ346を含む。キャパシタ328のための誘電体を提供するために、フローティング・ゲート314は、ゲート酸化物層312によって、第3の井戸302cか5分離されるようにアレンジされる。フローティング・ゲート314は、少なくとも、井戸302cの一部分に重なって、キャパシタンスを提供する。

井戸302a、302b、および302cは、STIまたはLOCOSで形成されたチャンネル・ストップ334bによって互いに分離される。図示されるように、フローティング・ゲート314は、チャンネル・ストップ334a および334bを越えて延び、素子336の電子注入部分、素子322の電子トンネリング部分、および、素子328の制御キャバシタ部分、を一緒にカップルする。例えば、制御キャバシタ部分328を、電子注入部分336と電子トンネリング部分3222回間に配置することによって、或いは、電子注入部分336を、電子トンネリング部分3222間に配置することによって、可以は、電子注入部分336を、電子・ンネリング部分3222制御キャバシタ部分328の間に配置することによって、種々の要素を、異なった

30

形で、 基板上にアレンジすることもまた可能である。 【0048】

図48および49はそれぞれ、本発明の一つの実施例による素子400の単一層ポリシリコン ・バージョンの上面図および側面立面断面図である。このバージョンは、2つの端子を提 供し、単一のn-井戸のアプローチを利用する。トンネリング接合は、紫外線か高温抹消 (erasure)かのいずれかを用いて実現される。本実施例において、電子は、それらを加熱 することによって、或いは、周知のUV消去可能なプログラマブル・リード・オンリー・ ・メモリ(PROMs)のように、それらをUV消去(erasing)することによって、ゲート から除去される。図49の断面図は、図48の線49-49に沿って取られた。本実施例によって 、単一のn-ドープされた井戸402が、p-ドープされた基板404内に形成される。n-井 戸402内に、p+ドープされた領域の組406、408(それぞれ、ソースおよびドレインとして 動作する)が配置される。ソース406とドレイン408の間に、チャンネル410が形成される。 ドレイン408の近傍に I HHIが発生する。シリコン・ゲート酸化物層 412のような絶縁体 が、ボリシリコン(ポリ)層414(フローティング・ゲートとして働く)からチャンネル410を 分離する。本寒無例では、ポリシリコンの制御ゲートは提供されない。ソース406および ドレイン408がそれぞれ、従来的なやり方で、接点416および418とともに提供される。例 えば、熱成長された、或いは、蒸着されたシリコン酸化物によって、従来の絶縁層420が 、フローティング・ゲート414の上(over)に形成される。フローティング・ゲート414の光 子消去(photonic erasure)のために、従来的なやり方で、ウィンドウ419が絶縁層420内に 提供され得る。必要であれば、この実施例を、いくつかの上記実施例の別個の制御キャパ シタ要素と結合することもまた可能である。

図50および51はそれぞれ、本発明の一つの実施例による素子450の単一層ポリシリコンパージョンの上面図および側面立面断面図である。このパージョンは、3つの端子を提供し、2つのn-井戸内のボウル形状のトンネリング接合452を利用する。図51の断面型は、図50の練51-51に沿って取られた。この実施例にしたがって、第1のおよび第2のn-井戸454、456が、p-ドープされた基板458内に形成される。n-井戸454内に、p+ドープされた領域の組460、462(それぞれ、ソースおよびドレインとして働く)が配置される。チャンネル464が、ソース460とドレイン462の間に形成される。ドレイン462の近傍に IHI が発生する。2酸化シリコン・ゲート酸化物層466のような絶縁体が、ポリシリコン層468(フローティング・ゲートとして働く)からチャンネル464を分離する。本実施例では制御ゲートは提供されない。ソース460とドレイン462がそれぞれ、従来的なやり方で、観点470および472とともに提供される。例えば、熱的成長または蒸着された2酸化シリンによって、従来の絶縁層474が、フローティング・ゲート468の上(over)に形成される。

ボウル形状のトンネリング複合452が、第2のn ー井戸456内に掲載され、n + ドープされた領域476および接点478を含む。フローティング・ゲート468から、n ー井戸456内への電子のトンネリング・オフを可能とするために、フローティング・ゲート468が、ゲート 他化物層466によって、第2のn ー井戸456から分離されるようにアレンジされる。フローティング・ゲート468は、少なくとも、n ー井戸456の一部の上に重なるが、n + ドープされた領域476には重ならない。ことに記載されたいくつかの実施例のように、STIまたはL OCOS チャンネル・ストップ480によって、第1のn ー井戸454および第2のn ー井戸456は分離される。

図52は、ここに参照されるフローティング・ゲート素子のいくつかを形成するために使用され得る、垂直置幾ゲートMOSFET素子500を示す。この素子において、トランジスタは、水平構造ではなくむしろ、垂直に形成される。この構造において、ドレイン502が、チャンネル504の下(belor)に配置され、ソース5006は、チャンネル504の上(above)に配置される。ゲート長508は、リソグラフィーではなくむしろ、腰厚によって利望される。このMOS素子は、上述のようなフローティング・ゲート素子を形成するためにも使用され得る。処理ステップは、以下の様に要約される。第1に、酸化物によって分離された2つの層の構シリケート・ガラス(PSG: phosphosilicate glass)からなるスタック(stack)内に溝(trench)がエッチングされる。この溝は次に、ボロン(p型)でドーブされたエ

ビタクシャルに成長したシリコンに充填されて、チャンネル504を形成する。2 つの P S G の層の間の酸化物は、 犠牲層(この厚さがゲート長を決定する)である。この酸化物は次 に、除去されて、2 つのサイド(on two sides)(ここで、フェート酸化物510が次に、 暴露されたシリコン・チャンネルの上に成長する)でチャンネルを暴露する。次に、犠牲酸化物の除去によって残された空間が、 嫌でドーブされ、 熱処理ステップで再結晶化されたアモルファス・シリコンによって置換されて、ゲート512を形成する。 窒化シリコン層514、516は、ゲート512を、 隣接する構造から絶縁する。

図53は、ここに参照されるフローティング・ゲート構造のいくつかを形成するために使用され得るFinFET素子600を示す。この素子は、SOI(シリコン・オン・インシュレータ)のような始縁基板602を用いて形成される。薄いシリコン膜604が、絶縁基板の上に配置され、次に、2 酸化シリコン606が蒸着される。この構造は次に、エッチングされて、狭いフィン608を形成する。一旦、このステップが完了すると、シリコン・ゲルマニウム614、そして、その後のより多くの酸化物616の蒸着によって、ソース610とドレイン612が形成される。窒化物スペーサ618が次に蒸着され、フィン608の部分の上(over)でエッチングされる。窒化物スペーサ618が次に蒸着され、フィン608の部分の上(over)でエッチングされる。のそり方で、ゲートは、チャンネルの上(over)に、フォークのような構造を形成し、2 重ゲートFETを形成する。この素子は、フローティング・ゲート。アプリケーションのためにも使用され得る。

最後に、CMOSシリコン・オン・サファイア(SOS)およびシリコン・オン・絶縁体(SOI)技術もまた、フローティング・ゲート素子を形成するために使用され得る。双方
技術が、個々の素子をアイソレートするための、絶縁基板材料を用いる。これらのプローチの中で、一般的に2酸化シリコンである、絶縁材料が、基板材料(SOSのサファイアか、SOIのシリコンかのいずれか、および、この時点で、数素者に明らかなように 潜在的に他の材料)の上(fover)に配置される。薄いシリコン層、当案者に明らかなように 潜在的に他の材料)の上(fover)に配置される。薄いシリコン層、当次者に、同様のやり方で形成 よれる。これらのプロセスにおいて、フローティング・ゲート素子もが使用され得る。 『10050]

【図面の簡単な説明】

[0051]

[0049]

【図1】シリコン/酸化物インターフェースにおける伝導電子によって直面されるポテンシャル障壁を示すエネルギー・パンド図である。

【図 2】 Fowler-Nordheinトンネリング・ボテンシャルの存在下で、2 酸化シリコン降壁 を通じて通過することを試みる、シリコン内の電子によって直面されるボテンシャルを示 すエネルギー・パンド図である。 10

50

【図3】ゲート酸化物トンネリング接合のための、トンネリング電流・対・酸化物電圧のセミ対数プロットを示す図である。

【図4】チャンネルからゲートに電子を注入することが不可能であることを示す、nー型MOSFRTの図である。

【図5】図4に設明された、従来のnー型MOSFETのエネルギー・バンド図である。 【図6】pFETのための単純化された回路モデルである。電子トンネリングおよび注入 が、ゲート・オフセット電圧Voを修正する。

【図7】電チトンネリングおよび注入位置を示す、pFETシナプスである。3つの図面(7A、7Bおよび7C)は、垂直に配置されている。垂直は、図7Bで強調されている。そして、0.35μョプロセスでの業子実装に伴って、スレッシュホールド・オベレーション(1 s<100 n A)が想定されている。ゲート酸化物のパンド図は、垂直に記載されるめた。それは、90°回転されており、チャンネル方向に描かれている。シナブス張み(synapse veight)は、トンネリングを電子によって減少されている。それは、ドレイン領域からプローティング・ゲートへの注入電子によって増大される。この実施例においては、2つの理由から、トンネリングを合は、n 一井戸内でリンショートされたpFETを備える。第1に、軽くドープされたロー井戸は、基板へのpn接合破壊無しに、高い正電圧を収納(accomodate)可能である。第2に、n 一井戸内のショートされたpFETは、CMOSプロセス内での(設計ルールを測定させる)有効な構造(valid structure)である。

【図8】 2 μ nC M O S プロセスで形成されたシナブスのための、トンネリング(ゲート)電流 I g・対・-1 / V oxを示す。 V oxは、トンネリング接合とフローティング・ゲートの間のポテンシャルである。ゲート電流は、トンネリング接合(ゲート酸化物)面積(area)に正規化 (nornalized) される。

【図9】2μmおよび0.35μmプロセスに形成されたシナプスに対する、IHHI効率(ゲート電流1g/ソース電流1s)・対・チャンネルからドレインへのポテンシャルVcdのプロットである。ドレイン電圧はチャンネルへ参照される。何故なら、熟電子集団が、チャンネルからドレインへの電界から導かれる(derives from)からである。

【図10】本発明の一つの実施例による2×2のシナプス・アレイの電気的機略図である。列シナプスは、共通のトンネリング解を共有する。これは、この実施例で、それらが共通のトンネリング井戸(vel)を共有することを意味する。

40

こととなる。 I d が、 I refに近づくにつれて、 V d が増え、注入をターン・オフする。 I d は、 140μ s で、その最終値の99%に避する。メモリは、 V d = 1.7V を印加し、 I d を測定することによって、 回路の詳細に依存する精度(しかし、 1 %よりは良い)で読み取られる。シミュレーション・パラメータは、 V d d = 6V, C=5f F, I ref= 10μ A であった。

【図I3A】本発明の一つの実施例によるpMOSアナログEEPROMセルの上面図である。

【図 I 3 B】 本発明の一つの実施例による p M O S アナログ E E P R O M セルの図 1 3 A の線 I 3 B -- I 3 B に沿って取られた断面図である。

【図 I3C】本発明の一つの実施例によるpMOSアナログEEPROMセルの電子パンド図である。

【図14A】EEPROMとして利用可能で、2重層ポリシリコン・プロセスで実装可能な本発明の一つの実施例のpFETシナプストランジスタの上面図である。

【図14B】図14Aの練14B-14Bに沿って取られた図14Aの p F E T の側面立面新面図である。

【図 1.4 C 】図 1.4 A および 1.4 B の素子の電子伝導パンド図である。本図における電圧は、ソース・ポテンシャルに参照され、サブスレッシュホールド(I x < 100 n A)作動が頻定される。

【図15】 固定されたドレインからソースへの電圧 Vds=12 Vに対する、pFETゲート電流・対・ソース電流のプロットである。

【図16】pMOSメモリ・セルの入力ー出力伝達関数、および、1秒書き込みパルス幅に対する出力書き込みパルスに対する出力書き込みエラーのプロットである。

【図17】pMOSメモリ・セルの書き込みエラー・対・書き込みパルス幅、のプロット

である。 【図18A】本発明の一つの実施例による、ボウル形状のトンネリング接合を取りこむ、

保護された (guarded) p F E T シナプスの上面図である。 【図 1 8 B 】図 1 8 A の線 1 8 B - 1 8 B に沿って取られた図 1 8 A の素子の断面図であ

LMIODIMIOROWIOB -- TOBERTO CRONCETO NO M TO M 画画とのる。

【図19】ボウル形状のトンネリング接合のターン・オン遅延のプロットである。

【図20】本発明の一つの実施例の素子の2層ポリシリコン・パージョンの上面図である。このパージョンは、4つの端子を提供する。

【図21】本発明の一つの実施例の素子の2層ポリシリコン・バージョンの側面立面断面図である。このバージョンは、4つの端子を提供する。

【図22】本発明の一つの実施例による素子の2層ポリシリコン・パージョンの上面図である。このパージョンは、4つの端子を提供する。

【図23】本発明の一つの実施例による素子の2層ポリシリコン・パージョンの側面立面 断面図である。このパージョンは、4つの端子を提供する。

【図24】 本発明の一つの実施例による素子の単一層ポリシリ、コン・パージョンの上面図である。この素子は、幾分、2つのポリシリコン層プロセスを利用する図20および21の実施例に対応する。このパージョンは、3つの端子を掲載する。

【図25】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立 面断面関である。この素子は、幾分、2つのポリシリコン層プロセスを利用する図20 お よび21の実施例に対応する。このパージョンは、3つの端子を提供する。

【図26】本発明の一つの実施例による素子の単一層のポリシリコン・パージョンの上面 図である。この素子は、トンネリング接合としてショートされた p F E T が用いられる図 24 および25 の実施例に対応する。

【図27】本発明の一つの実施例による素子の単一層のポリシリコン・パージョンの側面 立面断面図である。この素子は、トンネリング接合としてショートされたpFETが用い 5 れる図24 および25 の実施側に対応する。

【図28】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図

である。本案子は、トンネリング接合としてショートされたnFETが用いられることを 除いて、図26および27の実施例に対応する。

【図29】本発明の一つの実施例による業子の単一層ポリシリコン・パージョンの側面立 面断面図である。本業子は、トンネリング接合としてショートされた n F E T が用いられ ることを除いて、図26 および27 の実施例に対応する。

【図30】 本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図である。本パージョンは、3つの端子を提供する。

【図31】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立 面断面図である。本パージョンは、3つの端子を提供する。

血附面図である。本パーションは、3つの端すを提供する。 【図32】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図である。本パージョンは、3つの端子を提供し、ボウル形状のトンネリング接合を利用する。

る。 【図33】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立

1 図3 3 7 年初の ラッチ版内による末月 9 年 編 ボッファコン・バーフョンの 間 単面 断面 図 である。本バージョンは、3 つの 端子を提供し、ボウル形状のトンネリング接合を利用する。

【図34】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図である。本パージョンは、3つの端子を提供し、トンネリング接合としてショートされたnFETを利用する。

【図35】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立 面新面図である。本パージョンは、3つの端子を提供し、トンネリング接合としてショートされた IFETを利用する。

【図37】本発明の一つの実施例による素子の2重層ポリシリコン・パージョンの側面立 面断面図である。本パージョンは、4つの端子を提供し、トンネリング接合としてショートされたnFETを利用する。 【図38】本発明の一つの実施例による素子の2重層ポリシリコン・パージョンの上面図

である。このパージョンは4つの鰡子を提供し、トンネリング接合としてショートされた nFETを利用する。 「図391 本登即の一つの実施側による妻子の2番順ポリシリコン・パージョンの側面立

[図39] 本発明の一つの実施例による素子の2重層ポリシリコン・バージョンの側面立 面断面図である。このバージョンは4つの端子を提供し、トンネリング接合としてショートされたnFETを利用する。

【図40】本発明の一つの実施側による素子の単一層ポリシリコン・パージョンの上面図である。このパージョンは4つの端末を提供し、別個の制御キャパシタを提供するために、3つのn−井戸アプローチを利用する。

[図41] 本発明の一つの実施側による業子の単一層ポリシリコン・パージョンの側面立 面断面図である。このパージョンは4つの端末を提供し、別個の制御キャパシタを提供す るために、3つのn・井戸アプローチを利用する。

[図42] 本発明の一つの実施例による業子の単一層ポリシリコン・パージョンの上面図である。本パージョンは4つの端子を提供し、別價の制御キャパシタを提供するために3つのn−井戸アプローチを利用する。

【図43】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立面断面図である。本パージョンは4つの端子を提供し、別個の刺朝キャパシタを提供するために3つのn-井戸アプローチを利用する。

[図44] 本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図である。本パージョンは4つの端子を提供し、別個の制御キャパシタを提供するために3つのn − 井戸アプローチを利用する。

【関45】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立 面断面図である。本パージョンは4つの端子を提供し、別個の制御キャパシタを提供する

20

30

ために3つのn-共戸アプローチを利用する。

【図46】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図 である。本パージョンは4つの端子を提供し、別個の制御キャパシタを提供するために3 つのn-井戸アプローチを利用する。

【図47】 本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立面断面図である。 本パージョンは 4 つの端子を提供し、別個の制御キャパシタを提供するために3つの n - 井戸プローチを利用する。

[図48] 本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図 である。本パージョンは2つの端子を提供し、1つのn−井戸アプローチを利用する。ト ンネリング後合は、紫外線か、高温株筒 (erasupe) かのいずれかを用いて家勢される。

「図49] 本発明の一つの実施例による素子の単一層ポリシリコン・バージョンの側面は 画断面図である。本パージョンは2つの端子を提供し、1つのnー井戸アプローチを利用 する。トンネリング接合は、紫外線か、高温技術 (erasure) かのいずれかを用いて実装 さわる。

【図50】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの上面図である。本パージョンは3つの端子を提供し、ボウル形状のトンネリング接合を利用する

【図5 1】本発明の一つの実施例による素子の単一層ポリシリコン・パージョンの側面立面断面図である。本パージョンは3つの端子を提供し、ボウル形状のトンネリング接合を利用する。

【図52】ここに参照されるフローティング・ゲート構造のいくつかを製造するために使用され得る、垂直置換ゲートMOSFET素子を示す。

【図53】ここに参照されるフローティング・ゲート構造のいくつかを製造するために使用され得るFinFET素子を示す。





FIG. 4

20






[图6]



[3 7 A]



[図7B]





FIG. 78



[88]




FIG. 8

[29]









FIG. 10
















FIG. 12A
















[図14C]







FIG. 14C




[216]





[N18A]





[図17]













































FIG. 39


































[1253]



【手続補正書】

【提出日】平成17年3月18日(2005.3.18)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

[特許請求の範囲]

【請求項1】

p -型基板、

前記基板の第1のn-型井戸領域内に配置されたp+型ソース領域およびp+型ドレイ ン領域、

前記ソース領域と前記ドレイン領域の間に配置されたチャンネル、

前記チャンネルに隣接して配置された第1の絶縁体、

前記絶縁体に隣接して配置され、前記絶縁体によって前記チャンネルから電気的に絶縁 されたフローティング・ゲート、および、

n型トンネリング領域であって、前記フローティング・ゲートが、少なくとも当該トン ネリング領域の一部分を越えて延び、第2の絶縁体によってそこから電気的に絶縁され、 当該トンネリング領域が、前記基板の第2の井戸領域内に配置される、n型トンネリング 領域、

を備えるフローティング・ゲート半導体素子。

[請求項2]

前記第2の井戸領域が、n-型井戸領域である、請求項1に記載の素子。

[請求項3]

前記第1の井戸領域および前記第2の井戸領域が、チャンネル・プロックによって互い

に分離される、請求項2に記載の素子。

【請求項4】

前記第2の井戸領域が、n+ドープされた領域であり、次に、このn+ドープされた領域が、前記基板のn-型井戸領域内に配置される、請求項1に記載の素子。

【請求項5】

前記ドレイン領域に電気的にカップルされた第1の電気的接点、

前記ソース領域に電気的にカップルされた第2の電気的接点、および、

前記トンネリング領域に電気的にカップルされた第3の電気的接点、

を更に備える、請求項3に記載の素子。

【請求項6】

前記チャンネル・ブロックが、蒸着されたシリコン酸化物を備える、請求項5 に記載の ※子。

【潜求項7】

前記チャンネル・ブロックが、熱的に成長したシリコン酸化物を備える、請求項5に記載の素子。

【請求項8】

前記フローティング・ゲートが、ポリシリコンを備える、請求項5に記載の素子。

前記フローティング・ゲートから絶縁された電導性の層を更に備える、請求項8に記載のフローティング・ゲート※子。

【請求項10】

前記電導件の層が金属を含む、請求項9に記載のフローティング・ゲート素子。

【請求項11】

前記電導性の層が多結晶シリコンを含む、請求項9に記載のフローティング・ゲート。 【請求項12】

前記フローティング・ゲートが金属を含む、請求項5に記載のフローティング・ゲート 素子。

【請求項13】

フローティング・ゲート素子であって、

...

前記越板に配置されたカー井戸、

前記n一井戸に配置された第1のn+領域、

前記n-井戸に配置された第2のp+領域、

多結晶シリコンで形成されたフローティング・ゲートであって、当該素子が、多結晶シ リコンの単一層のみを含む、フローティング・ゲート、

前配第1のp+領域にカップルされた第1の電気的接点、

前記第2のp+領域にカップルされた第2の電気的接点、および、

n 一井戸に配置されたn +領域で実現される (implemented with) トンネリング接合、を備えるフローティング・ゲート素子。

【請求項14】

前記n+領域が、第1のおよび第2のp+領域と同じn-井戸内に配置される、請求項13に記載のフローティング・ゲート素子。

前記n 十領域が、n 一井戸内に前記第1 の領域および前記第2 のp 十領域が配置される 当該n 一井戸とは種類が異なるn 一井戸内に配置される、請求項1 3 に記載のフローティング・ゲート素子。

【請求項16】

前記トンネリング接合が、ショートされたnFETで実現される、請求項 1 3 に記載の フローティング・ゲート素子。

【請求項17】

前記トンネリング接合が、ショートされたpFETで実現される、請求項13に記載のフローティング・ゲート素子。

[請求項18]

前記フローティング・ゲートが、MOSCAPにカップルされる、請求項13に記載のフローティング・ゲート素子。

【請求項19】

前記トンネリング接合がボウル形状 (bowl shaped) である、請求項15に記載のフローティング・ゲート素子。

[請求項20]

前記トンネリング接合がボウル形状 (bowl shaped) である、請求項 1 4 に記載のフローティング・ゲート素子。

【請求項21】

前記フローティング・ゲートが金属を含む、請求項17に記載のフローティング・ゲート素子。

[請求項22]

前記フローティング・ゲートが多結晶シリコンを含む、請求項17に記載のフローティング・ゲート案子。

【請求項23】 前記フローティング・ゲートから絶縁された電導性の層を更に備える、請求項21に記 載のフローティング・ゲート来子。

【請求項24】

前記電導性の層が金属を含む、請求項23に記載のフローティング・ゲート素子。

【請求項25】

前記電導性の層が多結晶シリコンを含む、請求項23に記載のフローティング・ゲート

【請求項26】

半導体基板、

前記基板に配置されたカー領域、

前記n-領域に配置された第1のp+流域、

前記n-領域に配置された第2のp+領域、

多結晶シリコンで形成されたフローティング・ゲートであって、当該素子が、単一の層 の多結晶シリコンのみを含むフローティング・ゲート、

前配第1のp+領域にカップルされた第1の電気的接点、

前記第2のp+領域にカップルされた第2の電気的接点、および、

n-領域に配置されたn+領域で実現されるトンネリング接合、

を備えるフローティング・ゲート素子。

【請求項27】

前記n+領域が、前記第1のおよび第2のp+領域と同じn-領域に配置される、請求項26に記載のフローティング・ゲート素子。

[請求項28]

前記n+領域が、n-領域の中に前記第1のおよび第2のp+領域が配置される当該n-領域とは種類が異なるn-領域に配置される、請求項26に記載のフローティング・ゲート素子。

【請求項29】

前記トンネリング接合が、ショートされたnFETで実現される、請求項26に記載のフローティング・ゲート素子。

[請求項30]

前記トンネリング接合が、ショートされたpFETで実現される、請求項26に記載のフローティング・ゲート素子。

【請求項31】

前記フローティング・ゲートがMOSCAPにカップルされた、請求項26に記載のフローティング・ゲート素子。

[請求項32]

前記トンネリング接合がボウル形状 (bowl shaped) である、請求項27に記載のフローティング・ゲート素子。

前記トンネリング接合がボウル形状 (bow1 shaped) である、請求項28に記載のフローティング・ゲート来子。

[請求項34]

【糖求項33】

前記フローティング・ゲートがポリシリコンの第2の層を備える、請求項26に記載のフローティング・ゲート表子。

[請求項35]

基板、

第1の距離だけ前配基板より上の平面に配置されたp型ソース領域、

第2の距離だけ前型基板より上の平面に配置された p型ドレイン領域であって、当該第2の距離が前記第1の距離とは異なる、p型ドレイン領域、

前記ソース領域と前記ドレイン領域の間で垂直に配置されたチャンネル、

前記チャンネルを包囲する絶縁体、および、

前記絶縁体に隣接して配置され、前記絶縁体によって前記チャンネルから電気的に絶縁 されるフローティング・ゲートであって、前記基板に平行な平面に配置されたフローディ ング・ゲート、

を備えるフローティング・ゲート半導体素子。

【請求項36】

前記ドレイン領域および前記ソース領域が、蒸着膜 (deposited films) で形成される 請求項35に記載の奏子。

[請求項37]

前記チャンネルが p型のエピタキシャルに成長したシリコンを備える、請求項36に記載の素子。

[請求項38]

前配 p 型ソース領域および p 型ドレイン領域が p+ドープされた、請求項 3.7 に記載の素子。

[請求項39]

前記フローティング・ゲートが、再結晶化された、蒸着された n 型アモルファス・シリコンの層を備える、請求項 3 8 に記載の素子。

【請求項40】

前記フローティング・ゲートが、再結晶化された、蒸着された p 型アモルファス・シリコンの層を備える、請求項38に記載の素子。

【請求項41】

前記ドレイン領域に電気的にカップルされる第1の電気的接点、および、前記ソース領域に電気的にカップルされる第2の電気的接点、を更に備える、請求項35に記載の素子

【請求項42】

徽流を供給するための手段、

電流を排出するための手段、

前記供給手段と前期排出手段の間で電流をチャネリングするための手段、

前記チャネリング手段から、電荷を格納するための手段に、熱電子を制御可能に注入するための第1の手段、および、

前記電荷を格納するための手段から電子を制御可能に転送するための第2の手段、 を備えるフローティング・ゲート素子。

[請求項43]

前記第2の手段がトンネリング接合を備える、請求項42に記載のフローティング・ゲート素子。

【請求項44】

前記第2の手段が、光子抹消 (photonic erasure) を含む、請求項42に記載のフローティング・ゲート素子。

【 請求項 4 5 】

前記トンネリング接合が、ショートされたnFETで実現される、請求項43に記載のフローティング・ゲート素子。

[請求項46]

前記トンネリング接合が、ショートされたpFETで実現される、請求項43に記載のフローティング・ゲート素子。

【請求項47】

前記トンネリング接合が、n-井戸に配置されたn+領域で実現される、請求項43に記載のフローティング・ゲート素子。

【請求項48】

制御キャパシタを更に備える、請求項42に記載のフローティング・ゲート素子。

【請求項49】

前記制御キャパシタが、一緒にショートされたドレイン、ソース、および井戸接続を有するpFETを備える、請求項48に記載のフローティング・ゲート素子。

【請求項50】

電子をフローティング・ゲートの上に注入するための第1の手段であって、当該第1の 手段がpFETを含む第1の手段、および、

前記フローティング・ゲートから電子をトンネリングするための第2の手段、

を備えるフローティング・ゲート素子。

【請求項51】

前記第2の手段が、n−井戸に配置されたn+領域を備える、請求項50に記載のフローティング・ゲート素子。

【 請求項52]

前記n+領域および前記pFETが、第1の<math>n-井戸内に配置された、請求項51に記載のフローティング・ゲート素子。

【籍求項53】

前記n+領域および前記pFETがそれぞれ、第1のn-井戸および第2のn-井戸内に配置された、請求項51に記載のフローティング・ゲート素子。

[請求項54]

前記第2の手段が、ショートされた n F E T を備える、請求項50に記載のフローティング・ゲート案子。

[請求項55]

前記第2の手段が、ショートされたpFETを備える、請求項50に記載のフローティング・ゲート素子。

[請求項56]

前記フローティング・ゲートにキャパシタンスを提供するための第3の手段、を更に含む、請求項50に記載のフローティング・ゲート素子。

	INTERNATIONAL SEARC	HREPORT	Internation Name	handles Me	
		PCT/US 03			
TPC 7	PICATION OF SUBJECT MATTER H01L29/788				
	informational Palent Classification (IPC) or to holy salional clas	inflication and IPG			
	SEARCHED				
IPC 7	regimentation searchest (cransification system followed by classif HOLL	Boatine symbolic			
	lion beauthed other than intritrion documentation to the rotant t				
	ekt beer oonzelfed during the inkredit ned seemt (neme of del ternal, PAJ	to base raid, where position	ol, mounth transa used	1	
	ENTS CONSIDERED TO BE RELEVANT				
Cettrigory *	Citation of document, with hydroxion, where appropriate, or a	n mbrart passique		Pelovan to data No.	
X	US 5 898 613 A (MEAD CARVER A 27 April 1999 (1999-04-27) cited in the application	ET AL)		1-8, 16-30, 47-50, 54, 56-59, 63, 65-73, 77-79	
	the whole document	-/		,,,,	
X Rurth	ner documents are fished in the coefficience of box C.	X Polook (acc)	y mensbera ara lietoci	in arrays	
	deportes of cited discoverents: and definiting the general stells of the last refittle is not level to be of perforder retervance.	"T" teller discusment ps or priority dode o othed to sandament	critished after the lister not not in conflict with and the edectors or the	cretices they date the sepication but new underlying the	
"E" earlier di stang sh "L" decumen which i chiefon "O" decumen chief on	Securiment but published on or other the triambetonial lists in small problems of the published on criminal character or are clusted to restablish the published on dair of another to or other specular reservor (see specifical) or the control of the control of the control of the control published on the control of the control of the control of the control of the control of the control of the control of the control of the control of the control of the control of the contro	"X" decayment of parti- current by consis- strained an invest "Y" decayment of parti- current by propria	coller retensions; this is brised nowed or counted the shap when the co- seler extensions; the co- seler hoterwise; the co- fered to bywhite an in- stitled with one or ret- shination being circles	Spirrord truporities ber commissioned to ber commissioned to surrorm its trasses asker, flaginged investrition searching stellar films searching stellar films the other stellar ducasis- to to a, permon stelland	
	actual completion of the international search		d the international per		
	7 November 2003		02/12/2003		
restrie and ri	sasing actions of the ISA European Passeri Citine, P.B. Selfé Patentiaun 2 NL - 2020 HV Piglowiji. Tol. (1931-70) 960-2690, Tx. 31 651 apc ni, Fex. (+31-70) 940-2016		Authorized officer Baillet, B		

INTERNATIONAL SEARCH REPORT PCT/US 03/21677 C./Continue(se) DOCUMENTS CONSIDERED TO BE RELEVANT Category . | Citralion of document, with indication, whose appropriate, of the relevant postages Referent to Chaire No. 1-8, 16-20, 29,30, 37-40, US 5 761 121 A (CHANG SHANG-DE TED) 2 June 1998 (1998-06-02) 44, 57-59, 65-67, 71-73,77 the whole document 9,10,12, 15 χ EF 0 562 257 A (IBM) 29 September 1993 (1993-09-29) abstract; figure 2A page 5, line 58 -page 6, line 2 US 4 816 883 A (BALDI LIVIO) 28 March 1989 (1989-03-28) 1-4 X the whole document WO 00 60672 A (KONINKL PHILIPS ELECTRONICS NV) 12 October 2000 (2000-10-12) A 32,33, 42,43, 52,53, 61,62, 75,76 the whole document

From POT785AGNIC (cardioaction of eccondistract) (APy 16852)

	information on patent family men			PCT/	PCT/US 03/21677	
Patent document clied in seasch report	T	Publication data		Polent tamily member(s)	Publication date	
US 5898613	A	27-04-1999	US	5825063 A	20-10-1998	
			บร	5875126 A	23-02-1999	
			us	5990512 A	23-11-1999	
			us	2003206437 A1	06-11-2003	
			US	6144581 A	07-11-200	
			US	6125053 A	26-09-200	
			US	6452835 Bl	17-09-200	
			US	5914894 A	22-06-199	
			US	5986927 A	16-11-199	
US 5761121	A	02-06-1998	AT DE	196036 T	15-09-2000	
			DE	69610062 D1 69610062 T2	05-10-200 03-05-200	
			DE	776049 T1	05-03-199	
			EP	0776049 A1	28-05-199	
			JP.	2951605 B2	20-09-199	
			JP	10070203 A	10-03-199	
EP 0562257	A	29-09-1993	US	5467305 A	14-11-199	
			EP	0562257 Al	29-09-199	
			46	2680239 B2	19-11-199	
			JP US	6005824 A 5468663 A	14-01-199	
			80	5617351 A	21-11-199 01-04-199	
		·				
US 4816883	A	26-03-1989	IT	1201834 B	02-02-198	
			3G 3G	3785509 D1	27-05-199	
			EP	3785509 T2 0255489 A2	29-07-199 03-02-198	
			JP	63029980 A	08-02-198	
W0 0060672	A	12-10-2000	¥0	0060672 A1	12-10-200	
			EP	1088348 A1	04-04-200	
			JP	2002541669 T	03-12-200	
			TW US	474019 B 2002089010 A1	21-01-200	
				ZUUZUBSULU KI	11-07-200	
·						

フロントページの続き

(81) 計定控函 BE, BC, CH, CY, CZ, DE, DX, EE, ES, F1, FR, GB, GR, HU, LE, TT, LID, AC, ME, AC, ME, AC, BY, KG, KZ, MD, RD, TT, TD), FP (AT, BE, BC, CH, CY, CZ, DE, DX, EE, ES, F1, FR, GB, GR, HU, LE, LT, LU, NC, HL, PT, BO, SE, S1, SX, TR), OA(BF, B1, CF, CC, CL), CA, CN, QC, GW, ML, ME, NC, ES, TD, TC), AE, AC, AL, AM, AT, AU, AZ, BA, BB, GB, RP, PZ, CA, CH, CN, CO, CC, CU, CZ, DE, DK, DM, AZ, EC, EE, ES, F1, GB, GD, GE, GH, GM, RR, HU, ID, 1L, 1N, 1S, JP, XE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LY, MA, MD, MC, MK, MN, M MLM, XZ, N1, NO, NZ, GM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SX, SL, SY, TJ, TM, TN, TX, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM ZH

(72)発明者 ディオリオ クリストファー ジェイ アメリカ合衆国 ワンントン州 98177 ショアライン ノースウェスト フィフティーンス ストリート 17001 インピンジ インコーポレイテッド内

(72)発明者 ヒュームズ トッド イー

アメリカ合衆国 ワシントン州 98177 ショアライン ノースウェスト トゥーハンドレッドス ストリート 817 インピンジ インコーポレイテッド内

F 夕一厶(参考) 5F083 EP13 EP22 EP72 ER02 ER14 ER18 ER20 ER25 GA11 HA02 JA31 JA33 NA01 PR25

5F101 BA02 BA17 BB02 BB12 BC20 BD16 BD30 BD35 BD36 BE02 BE05 BE07 BE08 BC01 BH11

【要約の締ま】

0